音乐播放控制电路设计方案

分享到:

      随着电子技术发展,电子电路的形式趋向复杂化,面对这一状况,人们已经清醒地认识到,要分析和设计复杂的电子系统人工的方法已不适用。依靠传统的实验教学已远不能满足社会对高新技术人才的培养需要。本文就一个综合性的实例“音乐播放控制电路”的设计过程具体说明了FPGA在电子电路设计中所起的作用。

  1 总体方案的设计

  设计一个具有3个八度音程的电子音乐自动循环播放电路,具体曲目可以由设计者自由编辑,以简谱的二进制编码形式存放在ROM的数据文件中。
设计要求如下:

  (1)采用5位二进制码表示音高信息,曲谱码存储器的地址由时值计数器控制,计数频率按乐曲的演奏速度选择,每个脉冲周期是所选曲谱中最短音符的时值。存储器在时值计数脉冲作用下顺序输出音高码控制分频器。

  (2)采用20 Hz~20 kHz的音频脉冲信号控制蜂鸣器,可以使其根据控制信号频率发出不同的音调。

  音乐播放控制电路设计方案原理框图如图1所示。

 

  2 设计任务分析

  2.1 音高编码和分频控制

  计数器模值控制的方法很多,改变预置数控制模值是比较简单的一种。分频计数器的预置数与分频率和计数方式、预置方式有关。当采用减计数器、并以计数器的溢出信号(Carry Out)实现异步预置控制时,计数器的模(分频率)等于预置数。比如,当计数脉冲频率为10 MHz时,若希望产生音高“5”,并考虑占空比整形的二分频作用,分频系数(计数器的模)应该是3 188.9,四舍五入后的计数器预置数应该是3 189。其溢出信号的频率为3 135.8 Hz,控制蜂鸣器的信号频率为1 567.9 Hz,满足音高频率要求。若采用同步预置方式,则计数器的预置数应该是模减1,为3 188。由于计数器的溢出信号可能出现冒险干扰,采用同步预置的方法比较安全。

  分析表1可见,表中3个不同音程相同音名(同一行)的信号频率都相差一倍。

 

  即音程升、降8度时,频率增加或减小一倍。所以,若分频计数器的计数脉冲频率降低一倍时,蜂鸣器发出的音调降低8度。比如,当分频率仍为3 189,但计数脉冲频率为5 MHz时,控制蜂鸣器的信号频率为784 Hz,为中音“5”。

  因此若采用模值和输入脉冲频率都可控的计数器实现信号分频,可根据音程码选择分频计数器的输入脉冲频率fs、根据音名码控制分频计数器的模值N,如图2所示。

 

  这样,分频系数表只需考虑7个音高。由于计数脉冲只能分频降低,所以表中应该存储高音程7个不同音名对应的计数器预置值,其他两个音程可通过降低分频计数器的脉冲频率实现。

  3个8度音程的21个音高至少需要5位二进制码表示。为了控制方便,考虑将音名和音程分别编码:7个音名和休止符采用3位二进制码表示,控制分频器计数器的预置数实现模值N修改;3个音程用2位二进制码表示,控制分频器的计数脉冲频率fs。

继续阅读
实现测试测量突破性创新,采用ASIC还是FPGA?

技术改良一直走在行业进步的前沿,但世纪之交以来,随着科技进步明显迅猛发展,消费者经常会对工程师面临的挑战想当然,因为他们觉得工程师本身就是推动世界进步的中坚力量。

eFPGA中LUT数量将超越FPGA

FPGA已经成长为一项战略性技术。它曾被视为“穷人的ASIC”,且能够为小批量应用提供定制化IC。如今,当其仍然以这种方式广泛用在许多系统中的同时,在两个巨大且高成长的市场应用中已具有战略重要性:

嵌入式FPGA:过去、现在及未来

嵌入式现场可编程逻辑栅阵列(eFPGA)的大量应用,宣示着它的时代终于到来。搭载此技术的芯片被应用在无线基础设施、人工智能(AI)、智能存储器,甚至是成本敏感微控制器上。它和中央处理器(CPU)与数字信号处理器(DSP)一样是系统单芯片(SoC),而且无论是在使用1,000个还是500,000个查找表(LUT)的硬件中,都能动态地重新配置硬件逻辑。

FPGA技术如何优化用于工业4.0及5.0的人工智能?

在过去三百年间,工业领域取得了长足的进步。机器设备最初于18世纪问世,主要以水和蒸汽为动力,并引发了18世纪末的工业革命(通常被称为工业1.0)。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作,但直到19世纪末,亨利·福特才设立了第一条电动流水线,形成了工业2.0的框架。

基于FPGA的洗衣机控制系统的设计与实现

随着时代的发展,洗衣机已成为人们日常生活中的必需品。目前全自动单筒、滚筒洗衣机已日渐盛行,但其结构复杂,日常维修和购买时成本偏高,所以结构简单、价格实惠的双缸洗衣机依然受到普通大众的

精彩活动