IME突破四层3D堆叠技术, 未来芯片或许就像三明治

标签:IME3D技术
分享到:

随着半导体工艺技术的研发愈加困难,想突破更先进的工艺变得相当不容易。且不说英特尔在14nm工艺节点徘徊了很久,想进入10nm以下区域估计也要费不少周折,即便处于领先地位的台积电(TSMC),近期也传出3nm工艺延期的消息,至于台积电身后的追随者三星,似乎也不是特别顺利。

既然工艺技术提升受阻,或者要换个方式来提高未来芯片的性能了,也许3D堆叠技术是一种选择。据TomsHardware报道,Institute of Microeletronics(IME)的研究人员刚刚实现了一项技术突破,实现了多达四个半导体层的堆叠。与传统的二维制造技术相比,可以节省50%的成本,该技术可能会用于未来的CPU和GPU上,或许真正的新一代3D芯片堆叠就在眼前。

 

 

相比此前台积电和AMD的SRAM堆叠技术,IME的这项新技术更进一步。在AMD展示采用3D堆叠技术的Ryzen9 5900X处理器的原型设计里,基于台积电无损芯片堆叠技术的产品只有两层,第一层是Zen 3架构的CCX,第二层是96MB的SRAM缓存。IME的研究人员则展示了另外一种工艺,通过TSV(硅通孔技术)成功粘合了四个独立的硅层,允许不同模具之间通信。

这样的技术带来的好处是显而易见的,可以允许芯片由不同工艺的组件在不同晶圆中制造,在近期英特尔的演讲中可以感觉到,新芯片的设计上已经往这方面的思路发展了。这样的堆叠当然也会带来其他的问题,就如许多人所想的那样,虽然芯片效率提高了,但要面对散热问题,所以会看到许多奇特的、直接用在芯片上的散热技术开始浮现。

继续阅读
电梯物联网技术到底有什么优势呢?

俗话说得好,一切不是为了更安全、更舒适的电梯技术都是耍流氓。电梯物联网也不例外,从一开始就是为了用更先进的技术,保障电梯的安全运行。那么电梯物联网技术到底有什么优势呢?

如何驱动逻辑微缩进入3纳米及以下技术节点?

应用材料公司(APPLIED MATERIALS)将这种多面的创新方法称之为半导体设计和制造的“新战略”。在该公司前期举办的“2021逻辑大师课(2021 Logic Master Class)”上,来自应用材料公司半导体产品事业部的Mike Chudzik、Mehul Naik和Regina Freed三位博士,从晶体管设计、互连微缩、图形化和设计技术协同优化(DTCO)三个方面,为我们解读了逻辑微缩正在面临的挑战与应对之道。

“未来技术”人工智能算力网络面世:多模态的最佳“伴行者”?

这些,是已经实现了的多模态AI应用,横贯文字、图像、语音,在初级应用功能上就已经展现出相比单模态更智能、更自然、更多样化的魅力,其前景被普遍关注,只不过很长一段时间以来,多模态的发展速度一直不算快。

工程师利用超宽带技术以实现实时3D运动捕捉

来自加州大学圣地亚哥分校的电气工程师已经改进了一种叫做超宽带(UWB)的无线通信技术。UWB是一种已经存在了很长时间的技术,由于在确定设备的位置和运动时与Wi-Fi或蓝牙相比精确度有所提高,近年来已经开始流行起来。该技术还可能实现室内导航和智能仓库等改进,使其随时了解员工和库存的位置。

华为发布5G MetaAAU技术:功耗降低30% 覆盖提升30%

中国已经建成全球最大的5G网络,基站数量超过100万,覆盖全国所有的地级市,接下来还要进一步优化5G网络。日前华为推出了新一代Massive MIMO创新产品MetaAAU,小区覆盖可提升30%,同时能耗降低30%。