KL25 关于GPIO控制（已解决）

carry_cumt

 

#define BSET(Register,bit) ((Register) |= (1

我知道答案 目前已有6人回答

阅读全文

FSL_TICS_Robin

还有楼主你为什么BSET去操作GPIOx_PDDR寄存器、BCLR去操作GPIOx_PDOR寄存器呢？
从参考手册里可以看到，操作引脚有好几种方式
GPIOx_PDOR置0输出0、置1输出1
GPIOx_PSOR置1将引脚输出高，GPIOx_PCOR置1将引脚输出低
GPIOx_PTOR置1将翻转该引脚输出电平
GPIOx_PDDR寄存器是用于设置输入、输出方向的

FSL_TICS_Robin

请问你的程序有使用LLWU功能吗？
我在KL25官方例程包的platinum工程里添加了你的程序，并在拉低该引脚前先通过GPIOC_PSOR|=  0x10;将PTC4引脚拉高，debug时能够看到执行完GPIOC_PSOR|=  0x10;该引脚为高电平，执行完BCLR(GPIOC_PDOR,4);后为低电平。
 
飞思卡尔Kinetis KL25的官方例程包是KL25_SC
该platinum工程路径如下：
E:\KL25 Sample Code\kl25_sc_rev10\klxx-sc-baremetal\build\iar\platinum

carry_cumt

回复第 3 楼 于2014-02-08 16:55:05发表:
请问你的程序有使用LLWU功能吗？
我在KL25官方例程包的platinum工程里添加了你的程序，并在拉低该引脚前先通过GPIOC_PSOR|=  0x10;将PTC4引脚拉高，debug时能够看到执行完GPIOC_PSOR|=  0x10;该引脚为高电平，执行完BCLR(GPIOC_PDOR,4);后为低电平。
 
飞思卡尔Kinetis KL25的官方例程包是KL25_SC
该platinum工程路径如下：
E:\KL25 Sample Code\kl25_sc_rev10\klxx-sc-baremetal\build\iar\platinum
 
谢谢！ 没有使用到LLWU功能，只是一种猜测，因为想不出来哪里能出现问题。 如果您测试程序没问题的话，我再仔细琢磨琢磨
 

carry_cumt

回复第 3 楼 于2014-02-08 16:55:05发表:
请问你的程序有使用LLWU功能吗？
我在KL25官方例程包的platinum工程里添加了你的程序，并在拉低该引脚前先通过GPIOC_PSOR|=  0x10;将PTC4引脚拉高，debug时能够看到执行完GPIOC_PSOR|=  0x10;该引脚为高电平，执行完BCLR(GPIOC_PDOR,4);后为低电平。
 
飞思卡尔Kinetis KL25的官方例程包是KL25_SC
该platinum工程路径如下：
E:\KL25 Sample Code\kl25_sc_rev10\klxx-sc-baremetal\build\iar\platinum
用的官方例程包，然后利用里面的“建立新的工程”程序，新建了一个IAR工程，然后再里面输入的代码。 板子是自己制作的，看了您的回复，我又按照您的方式做了试验，但是还是没法使C4变为低电平。 只有C4、和C3这两个管脚有这样的问题，用万用表测量硬件的导通和短路也没发现有问题。 使用的芯片型号是：MKL25Z128VLK4 2N97F XAA1234V
 

FSL_TICS_Robin

不知你是否修改过官方例程，如果未修改过的话应该是没问题的（PTC3、PTC4在官方例程中可以因为宏定义切换到uart1或CLKOUT功能）。
如果你有其他板子或FRDM-KL25Z开发板，可以换块板子测试下。

carry_cumt

回复第 6 楼 于2014-02-10 09:56:49发表:
不知你是否修改过官方例程，如果未修改过的话应该是没问题的（PTC3、PTC4在官方例程中可以因为宏定义切换到uart1或CLKOUT功能）。
如果你有其他板子或FRDM-KL25Z开发板，可以换块板子测试下。
好的
 

FSL_TICS_Robin

楼主你好
如果问题解决了，麻烦楼主在求助帖标题末添加“（已解决）”字样。
如果有新的问题，也欢迎继续在飞思卡尔FAE线上技术支持版块发求助帖提问。
感谢你对飞思卡尔产品的关注！