I2S(Inter-IC Sound Bus)是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准。在飞利浦公司的I2S标准中,既规定了硬件接口规范,也规定了数字音频数据的格式。
I2S总线拥有三条数据信号线:
1、SCK: (continuous serial clock) 串行时钟
对应数字音频的每一位数据,SCK都有1个脉冲。SCK的频率=2×采样频率×采样位数。
2、WS: (word select) 字段(声道)选择
用于切换左右声道的数据。WS的频率=采样频率。
命令选择线表明了正在被传输的声道。
WS为“1”表示正在传输的是左声道的数据。
WS为“0”表示正在传输的是右声道的数据。
WS可以在串行时钟的上升沿或者下降沿发生改变,并且WS信号不需要一定是对称的。在从属装置端,WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变,这样可以使从属装置得到与被传输的串行数据同步的时间,并且使接收端存储当前的命令以及为下次的命令清除空间。
3、SDA: (serial data) 串行数据
用二进制补码表示的音频数据。 I2S格式的信号无论有多少位有效数据,数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处),因此最高位拥有固定的位置,而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端,可以放弃数据帧中多余的低位数据;如果接收端能处理的有效位数多于发送端,可以自行补足剩余的位(常补足为零)。这种同步机制使得数字音频设备的互连更加方便,而且不会造成数据错位。为了保证数字音频信号的正确传输,发送端和接收端应该采用相同的数据格式和长度。当然,对I2S格式来说数据长度可以不同。
从开发板原理图可以看到,IIS接口接的Codec 芯片的是WM8904,用到的引脚一共七个,其中SDA和SCL的IIC总线,主要使用来操作WM8904的寄存器,包括初始化以及音量设置等等。其中:
BCLK是总线的串行时钟
WS是字段(声道)选择
RXD\TXD是收发的串行数据
还有一个MCLK,很简单,就是给2个器件传送data时候做一个基准,是一个同步信号。
从例程里可以看到,初始化了两路IIS,I2S0和I2S1。这其中因为WM8904在这里只是作为从机,所以只用了 I2S1 的BCLK和WS。需要两路是因为WM8904可以AD转化也可以DA转化,具有两个方向的数据。 大致了解IIS是什么了,也知道WM8904的驱动方式了,下次具体看看程序,继续学习。
|