每天解决一个问题13：谈KL02Z 布线

suoma · 发表于 2015-9-4 22:38:50

本帖最后由 suoma 于 2015-9-7 22:53 编辑

之前略研究过PCB，板级的东西没少弄，走线也研究了一点，针对KL02Z，说一下我目前的看法，MCU KL02Z32VFM4采用QFP封装，大大减少了体积，这对布线功耗要求很高，如何减少布线间的差分干扰，这款开发板的走线还是很讲究的。高速布线主要的三个问题即信号完整性，电源完整性、电磁兼容性。由于看不到内电层，所以电源完整性暂且不论。单就信号这一块，第一个就是反射所引起的信号完整性问题，例如过冲振铃乃至边沿单调性问题，这些可以通过控制阻抗以及线路阻抗匹配解决，而DDR2所引入的一项技术叫ODT，也就是片上端接，所以我们基本上看不到核心板上面的匹配电阻，因为这些东西都被集成到DDR2当中了。再者，就是串扰引起的信号完整性问题，这个问题就需要走线去解决，通常能听到的都是一个叫做3W的原则，也就是相邻走线中心间距大于等于3倍线宽，就可以将串扰消除70%。这里我们可以看到核心板走线还是充分考虑了这一点，实际上在平时的设计当中，需要根据不同器件的IBIS模型，进行串扰仿真才可以得到合适的线距，因为毕竟布线密度很大，有时候很难做到全部3W的线宽，有时候全部3W线距也没有必要，毕竟只有高速器件才有意义。说的有点多，也算借着这个机会跟大家分享一下我平时一些看法，如有不当，请多指教。

我知道答案目前已有11人回答

阅读全文