请问MC9S08LG32芯片主频在外部4兆晶振下能否倍频到8兆呢？

laodia

我配置寄存器时模式切换从FEI到FBE，再到FBELP，通过配置ICSC1、ICSC2，最后总线主频成了0.125MHz，我想请问怎么配置能达到8MHz呢？我的思路是否有问题呢？谢谢！

阅读全文

安

可以，具体寄存器操作详见ICS寄存器说明。

laodia

最近看了很多资料，今天在办公室还是没能做到倍频，找不到倍频寄存器，原来使用DZ60时可以分频也可以倍频，怎么看LG32数据手册寄存器配置中只有分频寄存器，没有倍频寄存器，或许是我没有领悟到寄存器的配置方法，还望版主具体指点一下，谢谢！

安

ICSC2里面有，你可以看一下。和DZ60的说明差不多。

laodia

版主，谢谢你的答复，可是ICSC2中BDIV是用来分频的，还是其它位兼容倍频作用呢，还请提示，谢谢！我配置的ICSC2 = 0b00111000.

安

不好意思，我看错了。这个没有倍频功能，只有分频功能，下图是时钟图表，可以看到没有倍频的功能。

laodia

好的，我知道了，谢谢版主。。。呵呵

龙丘

你可以试试看这段DZ60的代码，如果有寄存器错误的话，修改名称跟LG系列相通即可：
功能就是晶振频率的2倍，在我们开发板上可以正常运行的！
void MCG_Init()
{
 /* the MCG is default set to FEI mode, it should be change to FBE mode*/
 MCGC2 = 0x36;
                     /* 
                         *  0b01110100
                         *    ||||||||__ bit0:   EREFSTEN Exernal reference stop enable
                         *    |||||||___ bit1:   ERCLKEN External reference enable
                         *    ||||||____ bit2:   EREFS  External reference select
                         *    |||||_____ bit3:   LP   Low power select
                         *    ||||______ bit4:   HGO  High gain oscillator select
                         *    |||_______ bit5:   Range  Frequency range select
                         *    ||________ bit6:   BDIV  Bus frequency divider 
                         *    |_________ bit7:   BDIV 
                         */
                        
 while(!(MCGSC & 0x02));  /*ait for the OSC stable*/
                     /* 
                         *  0b00000010
                         *    ||||||||__ bit0:   FTRIM  MCG fine trim
                         *    |||||||___ bit1:   OSCINIT OSC initialization
                         *    ||||||____ bit2:   CLKST  Clock Mode status
                         *    |||||_____ bit3:   CLKST
                         *    ||||______ bit4:   IREFST  Internal reference status
                         *    |||_______ bit5:   PLLST  PLL select status
                         *    ||________ bit6:   LOCK  Lock Status
                         *    |_________ bit7:   LOLS  Loss of lock status
                         */
                        
 MCGC1 = 0x98;
                      /* 
                         *  0b10110000
                         *    ||||||||__ bit0:   IREFSTEN Internal reference stop enable
                         *    |||||||___ bit1:   IRCLKEN Internal reference clock enable  
                         *    ||||||____ bit2:   IREFS  Internal reference select
                         *    |||||_____ bit3:   RDIV  Reference divider
                         *    ||||______ bit4:   RDIV
                         *    |||_______ bit5:   RDIv
                         *    ||________ bit6:   CLKS  Clock source select
                         *    |_________ bit7:   CLKS
                         */
 
 while((MCGSC & 0x1C ) != 0x08);  /* check the external reference clock is selected or not*/
 
 /* Switch to PBE mode from FBE*/
 MCGC3 = 0x48;
   /* 
                         *  0b01000110
                         *    ||||||||__ bit0:   VDIV  VCO divider
                         *    |||||||___ bit1:   VDIV
                         *    ||||||____ bit2:   VDIV
                         *    |||||_____ bit3:   VDIV
                         *    ||||______ bit4:   0
                         *    |||_______ bit5:   CME  Clock Monitor Enable
                         *    ||________ bit6:   PLLS   PLL select
                         *    |_________ bit7:   LOLIE  Loss of lock interrupt enable
                         */
 while ((MCGSC & 0x48) != 0x48);  /*wait for the PLL is locked & */
 /*Switch to PEE mode from PBE mode*/
 MCGC1 &= 0x3F;
 while((MCGSC & 0x6C) != 0x6C);
 return;
}

laodia

你好，参照MCGOUT=【（4MHz/RDIV）* VDIV】/BDIV计算，该代码中RDIV=64,VDIV=24,BDIV=2,结果MCGOUT=0.75，BUSCLOCK=MCGOUT/2将更小了，为什么说是晶振频率的2被呢？是否我理解有误呢？还请龙丘明示，谢谢！