12xep100 一个严重的时钟配置问题

sheny8

DEMO xep100   时钟配置模块如下
/**********************************************
*  Function:    SYS_Init ()
*
*  Description: 系统电源管理和时钟配置，内部时钟4MHz,总线为24MHz
*  Parameters:  无
*  Returns:     无
**********************************************/
void SYS_Init (void)              //系统时钟来自4MHz晶振，总线频率 24MHz
{
   CLKSEL = 0;                   //选择外部晶振作为系统时钟，4MHz
    PLLCTL = 0x81;                //PLL电路关
    POSTDIV = 0;                  // f(pll) = f(vco)
    REFDV = 0x01;                 // f(ref)=f(osc)/(REFDIV+1),REFDIV=1;
    SYNR = 11;                    //f(pll)=48MHz,f(bus)=24MHz
   
    PLLCTL = 0x60;                //打开PLL
    while (!(CRGFLG&0x08) ) ;    //时钟校正同步
    CLKSEL = 0x80;                //确定总线频率来自 f(pll)=48MHz
   
} 
结果程序一直等待在  while (!(CRGFLG&0x08) ) ;   这句，硬件上没做任何改动，USB没问题，烧写程序正常，就是PLL不能稳定，请高手指点下。

我知道答案 目前已有1人回答

阅读全文

sheny8

用PE生成的时钟配置代码如下： 功能配置总线为24MHz，外部晶振4MHz
{
  setReg8(MMCCTL1, 0x01U);              
    setReg8(DIRECT, 0x00U);               
    setReg8(IVBR, 0xFFU);                 
    setReg8(ECLKCTL, 0x57U);              
     setReg8(CLKSEL, 0x00U);            
  setReg8(PLLCTL, 0x81U);            
  setReg8(SYNR, 0x0BU);                 
setReg8(REFDV, 0x01U);               
  setReg8(POSTDIV, 0x00U);           
    setReg8(PLLCTL, 0xC1U);               
  while(CRGFLG_LOCK == 0U) { }
setReg8Bits(CLKSEL, 0x80U);
setReg8(VREGHTCL, 0x10U);
}
结果程序 在while(CRGFLG_LOCK == 0U) { }
一直等待，请大家帮忙解决。

安

设置有问题，可能是设置不正确而导致的，你可以试试把这句屏蔽掉，然后看时钟是不是你需要的频率。