测高电平时间

a1002890625 · 发表于 2011-10-19 15:20:15

请高手指点。我用的是飞思卡尔s12x芯片，同样要测高电平时间，首先设置脉冲累加器控制寄存器PACTL，选择在其上升沿时计数，下降沿时中断，如果计数器PACNT(或者是TCNT?)溢出，则中断，并计数溢出次数N，最后下降沿中断就把PACNT的值加上N*65535，请问可以吗？

我知道答案目前已有3人回答

阅读全文

安 · 发表于 2011-10-19 17:05:03

看你的精度了，你可以设置用外部中断来做。同定时器来做计数器。通过外部中断来计数，当产生下降沿的时候，就将当前的时间减去上次记录的时间，就是本次的高电平的时间。这个还是需要你根据实际情况来设计。建议使用RTI做系统时间。

a1002890625 · 发表于 2011-10-19 19:31:25

回复第 2 楼于2011-10-19 09:05:03发表:
看你的精度了，你可以设置用外部中断来做。同定时器来做计数器。通过外部中断来计数，当产生下降沿的时候，就将当前的时间减去上次记录的时间，就是本次的高电平的时间。这个还是需要你根据实际情况来设计。建议使用RTI做系统时间。

谢谢了，其实这些我都懂得，不过我我都试过了，不行的，我要的数据较精确，你说的那个时间，如果考虑计数器溢出的话，该不是就有问题了吗，如果我只用PACTL可以不，S12单片机用这个好像就可以实现，我不过我这不行，不知道为什么，可以具体讲讲吗，谢谢

a1002890625 · 发表于 2011-10-19 19:35:07

请指点！

Garfield-94837 · 发表于 2011-10-19 22:45:42

输入捕捉就是啦，上升沿跟下降沿都捕捉，然后算时间差就是了，精度取决于时钟精度根据你的高电平时间

[其他] 测高电平时间

回复:测高电平时间

回复:测高电平时间

回复:测高电平时间

回复:测高电平时间

站长推荐 /3