flexbus总线可以接norflash吗？

FSL_FAE_MIKE

如题，是否可以接norflash？

我知道答案 目前已有12人回答

阅读全文

安

手册上写的是部分芯片支持，这个你还要看手册了。

bluehacker-1165

看手册是可以的，但没这么做过，flexbus这个东西现在真的out了，既不是8086时序也不是6800时序，建议飞思卡尔把这个东西丢进垃圾桶

FSL_FAE_MIKE

我接了，等板子 做回来 试试，nandflash似乎是不行的

FSL_FAE_MIKE

sram 应当有人 成功了；这些都需要做板子 试试；我的tft驱动起来是没问题的；8080总线的

FSL_FAE_MIKE

sram 应当有人 成功了；这些都需要做板子 试试；我的tft驱动起来是没问题的；8080总线的

SoSong-186077

回复第 6 楼 于2012-05-18 20:05:14发表:
sram 应当有人 成功了；这些都需要做板子 试试；我的tft驱动起来是没问题的；8080总线的 

可否提供flexbus驱动 TFT 的驱动啦？

谌利

flexbus挺好用的呀，在复用模式下还能省一个地址锁存芯片。

xfzhaoyong

应该是可以的，要试试！

hbysdxlm

回复第 8 楼 于2012-06-05 11:28:57发表:
flexbus挺好用的呀，在复用模式下还能省一个地址锁存芯片。 

您用过总线复用吗  我的配置完了 怎么没成功呢   无法读写 我用的是16根总线的复用 附上我的初始化函数
void TWRK60_flexbus_init(void)
{
/* Enable the FlexBus                                               */
/* Configure the FlexBus Registers for 8-bit port size              */
/*  with separate address and data using chip select 0              */
/* These configurations are specific to communicating with          */
/*  the MRAM used in this example                                   */
/* For K60 tower module - do not set byte lane shift so that data   */
/*  comes out on AD[31:24]                                          */
 
 //Set Base address
//FB_CSAR0 = (uint32)&MRAM_START_ADDRESS;
 FB_CSAR0 =MRAM_START_ADDRESS;
FB_CSCR0 = FB_CSCR_PS(2) // 16-bit port
| FB_CSCR_AA_MASK // auto-acknowledge
| FB_CSCR_ASET(0x1) // assert chip select on 2 clock edge after address is
| FB_CSCR_WS(0x1) // no wait state - may need a wait state depending on the bus speed
| FB_CSCR_BEM_MASK
| FB_CSCR_RDAH(0);
 
  FB_CSMR0  =   FB_CSMR_BAM(0x7)  //Set base address mask for 512K address space
              | FB_CSMR_V_MASK ;   //Enable cs signal             
  //enable BE signals - note, not used in this example
  FB_CSPMCR = FB_CSPMCR_GROUP2(2) | FB_CSPMCR_GROUP3(2);//该寄存器控制信号线的多路复用
 //fb clock divider 3
  SIM_CLKDIV1 |= SIM_CLKDIV1_OUTDIV3(0x3);
  
  
  /* Configure the pins needed to FlexBus Function (Alt 5) */
  /* this example uses low drive strength settings         */
  //data/address
  PORTB_PCR20 = PORT_PCR_MUX(5);           //  fb_ad[31]
  PORTB_PCR21 = PORT_PCR_MUX(5);           //  fb_ad[30
  PORTB_PCR22 = PORT_PCR_MUX(5);           //  fb_ad[29
  PORTB_PCR23 = PORT_PCR_MUX(5);           //  fb_ad[28]
  PORTC_PCR12 = PORT_PCR_MUX(5);           //  fb_ad[27
  PORTC_PCR13 = PORT_PCR_MUX(5);           //  fb_ad[26]
  PORTC_PCR14 = PORT_PCR_MUX(5);           //  fb_ad[25]
  PORTC_PCR15 = PORT_PCR_MUX(5);           //  fb_ad[24]
  PORTB_PCR6 = PORT_PCR_MUX(5);           //  fb_ad[23]
  PORTB_PCR7 = PORT_PCR_MUX(5);           //  fb_ad[22]
  PORTB_PCR8 = PORT_PCR_MUX(5);           //  fb_ad[21]
  PORTB_PCR9 = PORT_PCR_MUX(5);           //  fb_ad[20]
  PORTB_PCR10  = PORT_PCR_MUX(5);           //  fb_ad[19]
  PORTB_PCR11 = PORT_PCR_MUX(5);           //  fb_ad[18]
  PORTB_PCR16 = PORT_PCR_MUX(5);           //  fb_ad[17]
  PORTB_PCR17 = PORT_PCR_MUX(5);           //  fb_ad[16]
  //control signals
  PORTB_PCR19 = PORT_PCR_MUX(5);           // fb_oe_b读
  PORTC_PCR11 = PORT_PCR_MUX(5);           // fb_rw_b 写
  PORTD_PCR1  = PORT_PCR_MUX(5);           // fb_cs0_b
 // PORTD_PCR0  = PORT_PCR_MUX(5);         // fb_ale
  PORTE_PCR25  = PORT_PCR_MUX(5);          // 中断控制引脚INT
  PORTD_PCR4 = PORT_PCR_MUX(5);            //FB_AD[2]控制CMD
 
  PORTA_PCR14 = PORT_PCR_MUX(1);            //DM9000复位引脚，用普通io控制
  GPIOA_PDDR=GPIO_PDDR_PDD(GPIO_PIN(14));    //定义PORTA的pin14输出
 
}