关于MC9SDG128B A/D转换最快时间的问题

liliy

以下是我自己写一小段程序(使用的单片机为MC9SDG128B)：

void PLL_Init(void)//锁相环初始化
{
SYNR=2;
REFDV=1;
while(CRGFLG_LOCK==0);//等待时钟频率稳定
CLKSEL=0X80; //PLL使能
}
//锁相环频率=2*晶振频率*(SYNR+1)/(REFDV+1)
//该处就等于4倍晶振频率
//总线频率 Busclock=PLL_CLOCK/2=24MHz

void AD_Init(void)//AD模块初始化
{
ATD0CTL2=0xC0;//AD模块上电, 快速清零, 无等待模式, 禁止外部触发, 中断禁止;
ATD0CTL3=0x80;// 每个序列1次转换, No FIFO, Freeze模式下继续转换
ATD0CTL4=0x81;// 8位精度, 2个时钟,
//ATDClock=[BusClock*0.5]/[PRS+1] ; PRS=1, divider=4
//采样时间为2*ATDclock
//-->>ATDclock=busclock/4=6MHz 转换时间=2+2+8=12ATDclock=2us
ATD0CTL5=0xA0;//右对齐无符号，连续转换，单通道采样，通道0
ATD0DIEN=0x00;//禁止数字输入
}


说明及疑惑：
在这个程序段里，虽然把总线时间设置在了24MHz
从理论上满足了总线25MHz的稳定时钟了
A/D预分频使得A/D时钟源为6MHz
疑惑一：
根据一份资料在对ATDCTL4进行设置应该满足以下条件：
A/D时钟周期介于0.5MHz到2MHz
也就是说将A/D时钟设置为6MHz是不合理的？必须在以上这个范围内？？
疑惑二：
根据公式
转换时间=(intial time+programmed sample time+resolutiom period)个ATDCLOCK
上面的程序中
A/D转换时间=2+2+8=12个ATDclock=2us
如果说6MHz的AD时钟是不合理，必须在0.5MHz到2MHz之间
那么也就是说八位精度的A/D转换 采样时间2个A/D时钟周期
MC9SDG128B的最快最快也只能是 12/2MHz=6us
这个转换速度似乎太慢了，在做摄像头扫描时根本不可能满足设计需要啊！！
疑惑三：
到底MC9SDG128B A/D转换最快时间到底能达到多少


希望有高手能把我解决这个疑惑。不胜感激

我知道答案 目前已有4人回答

阅读全文

liliy

据说八位精度最快只能达到6uS，总线时钟不要超过25MHz
但根据第一届飞思卡尔杯智能车竞赛 获得第二名的 上海交大速度之光队的程序我算算了
总线时钟居然达到了32MHz
而最快A/D的转换时间也达到了1.5us
是否冲突了呢？

gjqwxy

S12 MCU的总线频率和AD时钟都有额定的最大值，分别为25M和2MHz。S12并非完全不能超频工作，但频率高于额定值后，它的功耗、发热以及稳定性等都会收到影响。在特定的应用中，如果电源、环境温度及MCU本身的负荷都满足一定的要求，超频工作也是可以的。但在实际的应用中，这是不提倡的。

gjqwxy

对于AD转换来说，它的转换周期包括采样时间和运算时间。如果频率太高，则采样时间过短。这对于输出阻抗比较大或信号频率比较高的信号来说，就会产生较大的采样误差，那么AD转换的精度就会受较大的影响。

随波-95882

对于全国智能车比赛来说，CPU的频率是多少，AD的频率就是多少，AD频率过高会丢失一定的精度，但是对于智能车比赛，摄像头而言，即使丢失一定的精度也AD也够了，最快时，可以到1uS多一点！

jwdxu2009

参考学习一下