晶振在短路恢复后的软件处理机制

jen-385781

现在碰到个问题，要求是这样的：确认XEP的demo版测试晶振在短路恢复后软件处理机制，并形成可用代码，保证软件在晶振短路再恢复后无异常，能正常工作。这个要从哪方面着手啊，芯片是mc9s12xep100

阅读全文

安

请到系统时钟配置这一章看一下。

jen-385781

回复第 2 楼 于2012-10-18 08:48:11发表:
请到系统时钟配置这一章看一下。 

嗯，我有看了，就是现在self cock 和external clock 是在什么情况下转换的，是自动还是要手动配置还不是很清楚，还请安老师指点下迷津

安

通过SCME来选择模式，在11.4.2.2 Self Clock Mode这里介绍了如何开启这种模式，和工作方式。

jen-385781

回复第 4 楼 于2012-10-18 15:07:55发表:
通过SCME来选择模式，在11.4.2.2 Self Clock Mode这里介绍了如何开启这种模式，和工作方式。 

使能看门狗后，在短路晶振后软件有时能恢复，有时恢复不了，不知道是什么原因造成的？我看CME bit 和SCME bit 在复位时默认值是1，也就是说开启了时钟监视模块和自时钟模式，应该是检测外部时钟失败就自动转向内部时钟了吧？那外部时钟恢复了，怎么设置让内部时钟转向外部时钟呢？这部分在手册里没太看明白，麻烦安老师再指点下，谢谢！

jen-385781

回复第 5 楼 于2012-10-18 16:22:43发表:
回复第 4 楼 于2012-10-18 15:07:55发表:
通过SCME来选择模式，在11.4.2.2 Self Clock Mode这里介绍了如何开启这种模式，和工作方式。 

使能看门狗后，在短路晶振后软件有时能恢复，有时恢复不了，不知道是什么原因造成的？我看CME bit 和SCME bit 在复位时默认值是1，也就是说开启了时钟监视模块和自时钟模式，应该是检测外部时钟失败就自动转向内部时钟了吧？那外部时钟恢复了，怎么设置让内部时钟转向外部时钟呢？这部分在手册里没太看明白，麻烦安老师再指点下，谢谢！
 

void SetBusCLK_40M(void)
{  
    CLKSEL=0X00;    //disengage PLL to system
    PLLCTL_PLLON=1;   //turn on PLL
    PLLCTL_CME = 1;     //Clock monitor is enbled
    PLLCTL_SCME = 1;    //Detection of crystal clock failure forces the MCU in Self Clock Mode
    SYNR =0xc0 | 0x04;                       
    REFDV=0x80 | 0x01;
    POSTDIV=0x00;       //pllclock=2*osc*(1+SYNR)/(1+REFDV)=80MHz;
    _asm(nop);          //BUS CLOCK=40M
    _asm(nop);
    while(!(CRGFLG_LOCK==1));   //when pll is steady ,then use it;
    CLKSEL_PLLSEL =1;          //engage PLL to system;
}
在主程序中加了使能了看门狗，现在测试结果是晶振在短路后软件可以恢复的，但我不确定这样设置是否通用，或者说是否正确，会不会还存在潜在的BUG，在线等您回复，谢谢

安

理论外部晶振正常的情况下，下次复位的时候会用外部晶振。

jen-385781

回复第 7 楼 于2012-10-19 08:44:02发表:
理论外部晶振正常的情况下，下次复位的时候会用外部晶振。 

安楼主，xep100的内部晶振多少Hz啊，在手册中没找到

jen-385781

回复第 8 楼 于2012-10-19 10:36:54发表:
回复第 7 楼 于2012-10-19 08:44:02发表:
理论外部晶振正常的情况下，下次复位的时候会用外部晶振。 

安楼主，xep100的内部晶振多少Hz啊，在手册中没找到
 

我找到了，就是fscm的值吧