关于ADC采样的几个问题（已解决）

kinetis-425530

最近刚学习了ADC模块，有以下不解之处，还望大家指教：
1，ADC采样分差分输入模式和单端输入模式，其中都有16位的采样精度，那么如果我在需要16位采样精度时，什么因素会决定我是采用差分模式还是单端输入模式呢？
2，ADSHC是寄存器的一个高速配置位。置0选择正常转换时序，置1选择高速转换时序。但是后面的分析中，我发现，当配置为高速转换时序时，起采样时间和转换时间都其实增加了（对于高速转换（ADHSC=1），任何转换都会额外增加2个采样周期，HSCAdder=2ADCK周期）。如何理解这个概念？另外，ADSHC配置是否受ADCK频率限制？
还在学习中，还望大家多多帮助，谢谢！
 

我知道答案 目前已有4人回答

阅读全文

kinetis-425530

 另外，问问，如果我把ADC配置为连续采样模式，是不是也要讲采样时间配置大于转换时间啊？我的理解是：采样结束到下次采样来时，此次采样必须得转换完成，否则下次采样信号会被忽略。。这样理解对吗？
 

FSL_TICS_ZP

1. 采样何种输入模式，取决于需采集的模拟信号的形式（单路还是差分）；
2. 设置ADHSC=1，使得每次采样周期增加两个采样时钟。
3. 采样时间的大小要根据被采样信号来.所以说采样采样时间配置不一定要大于转换时间.除非你每一个采样的模拟电压都要进行转换.采样电路和转换电路, 它们是同时工作的，转换完成后，将转换好的值放入内部的Buffer，使得可以转换为数字信号。
可参考手册的ADC章节的Sample time and total conversion time（P477），里面介绍更加细节！！
 

kinetis-425530

回复第 3 楼 于2013-10-12 15:36:09发表:
1. 采样何种输入模式，取决于需采集的模拟信号的形式（单路还是差分）；
2. 设置ADHSC=1，使得每次采样周期增加两个采样时钟。-->是啊，采样时间都增加了，怎么还是高速转换呢，时间多了，速度不就慢了么？我老理解不透，不知哪里理解错了。
3. 采样时间的大小要根据被采样信号来.所以说采样采样时间配置不一定要大于转换时间.除非你每一个采样的模拟电压都要进行转换.采样电路和转换电路, 它们是同时工作的，转换完成后，将转换好的值放入内部的Buffer，使得可以转换为数字信号。-->我以为每次采样都是需要转换的呢，请教下，采样的数据不转换那采样的目的是啥啊？将采样信号直接输出？
可参考手册的ADC章节的Sample time and total conversion time（P477），里面介绍更加细节！！
 
 

FSL_TICS_Robin

回复第 4 楼 于2013-10-12 18:43:05发表:
回复第 3 楼 于2013-10-12 15:36:09发表:
1. 采样何种输入模式，取决于需采集的模拟信号的形式（单路还是差分）；
2. 设置ADHSC=1，使得每次采样周期增加两个采样时钟。-->是啊，采样时间都增加了，怎么还是高速转换呢，时间多了，速度不就慢了么？我老理解不透，不知哪里理解错了。
3. 采样时间的大小要根据被采样信号来.所以说采样采样时间配置不一定要大于转换时间.除非你每一个采样的模拟电压都要进行转换.采样电路和转换电路, 它们是同时工作的，转换完成后，将转换好的值放入内部的Buffer，使得可以转换为数字信号。-->我以为每次采样都是需要转换的呢，请教下，采样的数据不转换那采样的目的是啥啊？将采样信号直接输出？
可参考手册的ADC章节的Sample time and total conversion time（P477），里面介绍更加细节！！

 

2、ADHSC=1的确使转换增加了2个ADCK cycles，但是ADCK的频率可以设置得更高，从144脚100MHz主频的K60数据手册“K60P144M100SF2V2”上可以看到，“Table 27. 16-bit ADC operating conditions”这表格中16bit的fADCK最高可到12MHz。如果你需要fADCK>8MHz，就必须设置ADHSC=1。你想如果频率从8MHz提高到12MHz，那么哪怕增加2个ADCK cycles整体转换时间还是快了的。（可以用CodeWarrior的PE中ADC_LDD去配置你的ADC模块，其中有提到ADHSC=0时fADCK最高8MHz。也可以用飞思卡尔提供的一个小计算器[url=https://www.freescale.co
m/webapp/sps/site/overview.jsp?code=ADC_CALCULATOR&fsrch=1&sr=1]www.freescale.com/webapp/sps/site/overview.jsp[/url]）

FSL_TICS_Robin

回复第 2 楼 于2013-10-12 10:42:25发表:
 另外，问问，如果我把ADC配置为连续采样模式，是不是也要讲采样时间配置大于转换时间啊？我的理解是：采样结束到下次采样来时，此次采样必须得转换完成，否则下次采样信号会被忽略。。这样理解对吗？
 
 

连续采样就是一旦你硬件或软件来一次触发启动了AD转换，那么该模块会自动地采样、转换、给出结果然后再次启动采样-转换-结果，直到你去打断他。
这个就不需要考虑你所说的采样时间间隔>转换时间的问题了，因为是模块一旦转换完成将自动再启动转换。其实这样采样时间间隔稍大于转换时间，但非常接近了。
一般只有你非连续采样才需考虑采样时间间隔和采样转换时间关系，因为你不能让ADC转换还没完成就启动一次新的采样转换过程。