关于KL25差分AD的一些疑问

dk_sfsq

这是我使用的一段初始化：
void ADC_diff_Init(void)//PTE21为正输入端 PTE20为负输入端 16位AD 最高采样率 120k
{
  SIM_SCGC6 |= (SIM_SCGC6_ADC0_MASK );  //时钟使能 
 
  ADC0_SC1A = 0x20;                                        //选择AD差分输入模式 DAD0通道     
  ADC0_CFG1 &= ~ADC_CFG1_ADLPC_MASK;                       //选择正常工作模式
  ADC0_CFG1 |= ADC_CFG1_ADIV(0);                           //选择分频因子是1
  ADC0_CFG1 |= ADC_CFG1_MODE(3);                           //选择16位AD的转换
  ADC0_CFG1 |= ADC_CFG1_ADICLK(0);                         //选择时钟源为bus clock
  ADC0_CFG2 |= ADC_CFG2_MUXSEL_MASK |ADC_CFG2_ADHSC_MASK;  //高速转化， 2 additional ADCK cycles to total conversion time
  ADC0_SC2=0;                                              //选择默认基准电压
  ADC0_SC3|=ADC_SC3_AVGS(0);                               //取4转换的平均值
  ADC0_SC3|=ADC_SC3_AVGE_MASK;                             //允许硬件平均

}
通过查询方式读取结果
int AD_diff_read(void)
{  
  int result = 0;
  ADC0_SC1A = 0x20;                                        //选择AD差分输入模式 DAD0通道     
  while((ADC0_SC1A&ADC_SC1_COCO_MASK)==0);                 //等待adc0转换完成
  result = ADC0_RA;
  return result;
}
 
实际使用过程中，发现，输出结果的范围在-1023~32767之间，所以问题是：
1、为什么结果范围是这样？
2、KL25的差分AD的两个引脚DADPx，DADMx的电压输入范围是多少？资料中没有找到额，能否输入负电压？
谢谢大家

阅读全文

FSL_TICS_ZP

1. 参考手册有给出ADC单端输入和差分输入得到的数据格式的（图1所示）。但就你的配置应该采样结果范围应该在（-32767~32767）内。

图1

2.引脚输入范围，可参考数据手册介绍（图2）。

图2

KL25相关资料链接：[url=https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans]https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans[/url]

dk_sfsq

回复第 2 楼 于2013-10-23 14:14:23发表:
1. 参考手册有给出ADC单端输入和差分输入得到的数据格式的（图1所示）。但就你的配置应该采样结果范围应该在（-32767~32767）内。

图1

2.引脚输入范围，可参考数据手册介绍（图2）。

图2

KL25相关资料链接：[url=https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans]https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans[/url]

 

十分感谢你的解答！

这样的话 可能是我的输入电压出的问题，我输入的是信号发生器输出的正弦波形，可能是引脚电压超出了限制。

我记得资料里面说过VREFL需要和VSSA相同，都为GND，这样的话KL25的AD引脚即使工作在差分状态也只能输入正电压，是吧？

谢谢了！

 

FSL_TICS_ZP

回复第 3 楼 于2013-10-23 16:24:17发表:
回复第 2 楼 于2013-10-23 14:14:23发表:
1. 参考手册有给出ADC单端输入和差分输入得到的数据格式的（图1所示）。但就你的配置应该采样结果范围应该在（-32767~32767）内。

图1

2.引脚输入范围，可参考数据手册介绍（图2）。

图2

KL25相关资料链接：[url=https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans]https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans[/url]

 

十分感谢你的解答！

这样的话 可能是我的输入电压出的问题，我输入的是信号发生器输出的正弦波形，可能是引脚电压超出了限制。

我记得资料里面说过VREFL需要和VSSA相同，都为GND，这样的话KL25的AD引脚即使工作在差分状态也只能输入正电压，是吧？

谢谢了！

 

是的，可以这么理解！！

 

 

dk_sfsq

回复第 4 楼 于2013-10-23 16:32:10发表:
回复第 3 楼 于2013-10-23 16:24:17发表:
回复第 2 楼 于2013-10-23 14:14:23发表:
1. 参考手册有给出ADC单端输入和差分输入得到的数据格式的（图1所示）。但就你的配置应该采样结果范围应该在（-32767~32767）内。

图1

2.引脚输入范围，可参考数据手册介绍（图2）。

图2

KL25相关资料链接：[url=https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans]https://www.freescale.co
m/zh-Hans/webapp/sps/site/prod_summary.jsp?code=KL2x&nodeId=01624698C9E3EC&fpsp=1&tab=Documentation_Tab&uc=true&lang_cd=zh-Hans[/url]

 

十分感谢你的解答！

这样的话 可能是我的输入电压出的问题，我输入的是信号发生器输出的正弦波形，可能是引脚电压超出了限制。

我记得资料里面说过VREFL需要和VSSA相同，都为GND，这样的话KL25的AD引脚即使工作在差分状态也只能输入正电压，是吧？

谢谢了！

 

是的，可以这么理解！！

 

好的 十分感谢！！！！！！

 

 

 

纯夏夜之殇

 顶