MC9S08SG16使用FEE模式，超出分频范围的情况（已解决）

blbw5362

请问下，我使用外部晶振16M，本来是不应该支持FEE模式的（FEE模式应不超过5Mhz），但由于我想得到更快的总线时钟，使用了FEE模式试了一下，也可以用，得到了16Mhz的总线时钟。
请问这样的使用方式会导致什么后果？
另外，我的RDIV选的128分频，BDIV选了1分频，我怎么算也不应该是总线时钟16M啊，请问这是怎么来的？
谢谢！

阅读全文

FSL_TICS_ZP

 一般MCU都有余量超频，但是我们不推荐长时间使用。

blbw5362

回复第 2 楼 于2013-12-06 11:17:49发表:
 一般MCU都有余量超频，但是我们不推荐长时间使用。
 

首先感谢您回答我的问题，另外我想问下，分频后的范围在31.25-39.0625khz，最后倍频得到系统时钟到底是乘512还是1024啊？
各种资料上比较混乱，我要先算好再去申请晶振的样片，谢谢！

FSL_TICS_ZJJ

你好！根据数据手册中的这句话，

所以，FLL的系数应该是1024，
希望能帮到你!