MKL05Z32VLC4问题求教（已解决）

wcxfairy

请问是不是我晶振连接的问题呢？原理图是这样的，麻烦大神帮我看一下啊！实在是搞不出来啊，起码现在用的官方例程都没法进入主函数运行。

FSL_TICS_Robin

<div style="padding:5px;border:1px dashed #ccc;">回复第 9 楼 于2013-12-19 09:40:37发表:
我的外部晶振现在接的是8MHz,程序就是用的附件里面的，现在在程序里面对应的CLOCK_SETUP=1；执行
    #elif (CLOCK_SETUP == 1)
    #define CPU_XTAL_CLK_HZ                 8000000u /* Value of the external crystal or oscillator clock frequency in Hz */
    #define CPU_INT_SLOW_CLK_HZ             32768u   /* Value of the slow internal oscillator clock frequency in Hz  */
    #define CPU_INT_FAST_CLK_HZ             4000000u /* Value of the fast internal oscillator clock frequency in Hz  */
    #define DEFAULT_SYSTEM_CLOCK            40000000u /* Default System clock value */
    #define DEFAULT_BUS_CLOCK               20000000u /* Default bus clock value */   
    #define DEFAULT_MCGFLLCLK               40000000u /* Default FLL out clock value */
程序没有进入主函数运行，发现程序一直停留在

#elif (CLOCK_SETUP == 1)
  /* SIM_SCGC5: PORTA=1 */
  SIM_SCGC5 |= (uint32_t)0x0200UL;     /* Enable clock gate for ports to enable pin routing */
  /* SIM_CLKDIV1: OUTDIV1=1,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,OUTDIV4=1,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0,??=0 */
  SIM_CLKDIV1 = (uint32_t)0x00010000UL; /* Update system prescalers */
  /* PORTA_PCR3: ISF=0,MUX=0 */
  PORTA_PCR(3) &= (uint32_t)~0x01000700UL;
  /* PORTA_PCR4: ISF=0,MUX=0 */
  PORTA_PCR(4) &= (uint32_t)~0x01000700UL;
  /* Switch to FBE Mode */
  /* OSC0_CR: ERCLKEN=1,??=0,EREFSTEN=0,??=0,SC2P=1,SC4P=0,SC8P=0,SC16P=1 */
  OSC0_CR = (uint8_t)0x89U;
  /* MCG_C2: LOCRE0=0,??=0,RANGE0=2,HGO0=0,EREFS0=1,LP=0,IRCS=0 */
  MCG_C2 = (uint8_t)0x24U;
  /* MCG_C1: CLKS=2,FRDIV=3,IREFS=0,IRCLKEN=1,IREFSTEN=0 */
  MCG_C1 = (uint8_t)0x1AU;
  /* MCG_C4: DMX32=0,DRST_DRS=01 */
  MCG_C4 &= (uint8_t)~(uint8_t)0xE0U;
  MCG_C4 |= (1

wcxfairy

帮帮忙啊，很是麻烦啊！

FSL_TICS_Robin

复位电路也可以参考FRDM-KL05Z板子原理图。

wcxfairy

恩，现在没加复位电路，复位引脚现在是悬空的。就是程序下进去进步了main，用了好几个官网例程，都是          if (MCG_S & MCG_S_OSCINIT0_MASK) break; // jump out early if OSCINIT sets before loop finishes感觉不管哪个例程，都是在这样的地方等着，不知道怎么回事？就是我的电路图的晶振接法不知道对不对。

FSL_TICS_Robin

回复第 15 楼 于2013-12-19 14:17:24发表:
恩，现在没加复位电路，复位引脚现在是悬空的。就是程序下进去进步了main，用了好几个官网例程，都是          if (MCG_S & MCG_S_OSCINIT0_MASK) break; // jump out early if OSCINIT sets before loop finishes感觉不管哪个例程，都是在这样的地方等着，不知道怎么回事？就是我的电路图的晶振接法不知道对不对。 

能否测下你的复位引脚电平状态？

wcxfairy

回复第 16 楼 于2013-12-19 16:38:59发表:
回复第 15 楼 于2013-12-19 14:17:24发表:
恩，现在没加复位电路，复位引脚现在是悬空的。就是程序下进去进步了main，用了好几个官网例程，都是 if (MCG_S & MCG_S_OSCINIT0_MASK) break; // jump out early if OSCINIT sets before loop finishes感觉不管哪个例程，都是在这样的地方等着，不知道怎么回事？就是我的电路图的晶振接法不知道对不对。 

能否测下你的复位引脚电平状态？
 

 恩，是不是和复位引脚有关系啊，我现在这个引脚是悬空的，是不是要接一个高电平啊！还有我的板子都是2.5V供电，接2.5V应该没有问题吧！

FSL_TICS_Robin

回复第 17 楼 于2013-12-19 19:01:54发表:
能否测下你的复位引脚电平状态？ 

 恩，是不是和复位引脚有关系啊，我现在这个引脚是悬空的，是不是要接一个高电平啊！还有我的板子都是2.5V供电，接2.5V应该没有问题吧！
 

参考14楼电路，没问题。

wcxfairy

恩，我量了rst脚是高电平，但是网上的例程下载进我的板子程序就是停留在外部时钟那里，怎么晶振总是不起振啊！

wcxfairy

现在我量出来晶振是8MHz，是起振了，但是我的程序还是停留在
while((MCG_S & 0x0CU) != 0x08U) {    /* Wait until external reference clock is selected as MCG output */
这个函数的等待中，不知道怎么回事，这个到底是什么情况啊，从一开始执行程序就一直停留在这里，现在我量晶振8MHZ（用的是8MHZ）的是起振了，RST管教是高电平，但是程序一直这样，用的是官方的例程，都停留在这里。