KL25超频问题

ylfreescale

 1、外部用8Mhz晶振，总线时钟最高能超到多少？
2、想超到80M，如何改寄存器参数
程序如下：
void PLL_init(void)
{
   uint_8  temp_reg,i;
    MCG_C2 = MCG_C2_RANGE0(1)  | MCG_C2_EREFS0_MASK;
    MCG_C1 = MCG_C1_CLKS(2) | MCG_C1_FRDIV(3);
    // When the external oscillator is used need to wait for OSCINIT to set
                 for (i = 0 ; i < 20000 ; i++)
                 {
                        // jump out early if OSCINIT sets before loop finishes
                        if (MCG_S & MCG_S_OSCINIT0_MASK) break;
                  }
                        // wait for Reference clock Status bit to clear
                 for (i = 0 ; i < 2000 ; i++)
                 {
                        // jump out early if IREFST clears before loop finishes
                        if (!(MCG_S & MCG_S_IREFST_MASK)) break;
                 }
                        // Wait for clock status bits to show clock source is ext ref clk
                 for (i = 0 ; i < 2000 ; i++)
                        {
                        // jump out early if CLKST shows EXT CLK selected before loop finishes
                        if (((MCG_S & MCG_S_CLKST_MASK) >> MCG_S_CLKST_SHIFT) == 0x2) break;
                 }
          // Now in FBE
 
                MCG_C6 |= MCG_C6_CME0_MASK;
                MCG_C5 |= MCG_C5_PRDIV0(1);//分频在2~4MHz之间，分频后频率=晶振频率/(PRDIV+1) 2MHz                
                temp_reg = MCG_C6; // store present C6 value (as CME0 bit was previously set)
                temp_reg &= ~MCG_C6_VDIV0_MASK; // clear VDIV settings
                temp_reg |= MCG_C6_PLLS_MASK | MCG_C6_VDIV0(0); // write new VDIV and enable PLL
                MCG_C6 = temp_reg; // update MCG_C6
    
 
                // wait for PLLST status bit to set
                for (i = 0 ; i < 2000 ; i++)
                {
                  // jump out early if PLLST sets before loop finishes
                  if (MCG_S & MCG_S_PLLST_MASK) break;
                }
                 // Wait for LOCK bit to set
                for (i = 0 ; i < 4000 ; i++)
                {
                   // jump out early if LOCK sets before loop finishes
                 for (i = 0 ; i < 4000 ; i++)                {
                   // jump out early if LOCK sets before loop finishes
                  if (MCG_S & MCG_S_LOCK0_MASK) break;
                }                       
       SIM_CLKDIV1 = (SIM_CLKDIV1_OUTDIV1(0) | SIM_CLKDIV1_OUTDIV4(1) );
      MCG_C1 &= ~MCG_C1_CLKS_MASK;
       // Wait for clock status bits to update
      for (i = 0 ; i < 2000 ; i++)
      {
         // jump out early if CLKST = 3 before loop finishes
         if (((MCG_S & MCG_S_CLKST_MASK) >> MCG_S_CLKST_SHIFT) == 0x3) break;
      }
       // Now in PEE
}

我知道答案 目前已有2人回答

阅读全文

zsl1

MCG_C5 |= MCG_C5_PRDIV0(1),2分频得到4MHz
temp_reg |= MCG_C6_PLLS_MASK | MCG_C6_VDIV0(0);
               //24倍频得到96MHz
SIM_CLKDIV1 = (SIM_CLKDIV1_OUTDIV1(0) | SIM_CLKDIV1_OUTDIV4(1) );//1分频系统时钟96M，2分频总线时钟48M,
修改分频和倍频原则上可以配置总线时钟到80M，但是KL25，在这么高的频率下是不能工作的，也就死机了。
  不知这些信息对你有用?

ylfreescale

回复第 2 楼 于2013-12-29 11:22:59发表:
MCG_C5 |= MCG_C5_PRDIV0(1),2分频得到4MHz
temp_reg |= MCG_C6_PLLS_MASK | MCG_C6_VDIV0(0);
//24倍频得到96MHz
SIM_CLKDIV1 = (SIM_CLKDIV1_OUTDIV1(0) | SIM_CLKDIV1_OUTDIV4(1) );//1分频系统时钟96M，2分频总线时钟48M,
修改分频和倍频原则上可以配置总线时钟到80M，但是KL25，在这么高的频率下是不能工作的，也就死机了。
不知这些信息对你有用?
那最大超到多少不会死机呢？？？？
 

Ragnarok

= = 超频这种东西
最大多少不死机，不怎么好说啊
我觉得你主频够了就成，没必要太高