DDR Stress Test出失效后的解析和改进问题（已解决）

webwin · 发表于 2014-3-28 10:14:53

买的按MX6Q_SabreSD板原理设计的板子，内存总容量为2GB，在脚本里对颗粒参数和容量参数已做过修正。在DDR clk=500Mhz下做完write leveling 和read calibration后运行DDR test总是失效在图片的地址和数据，能问问这个可能是什么原因，如何来调试解决，低频下（350Mhz）仍是同样的地址和数据出错。

我知道答案目前已有5人回答

阅读全文

FSL_TICS_ZJJ · 发表于 2014-3-31 13:55:09

你好，你的问题已经转交给了I.MX工程师，他会来解答你。
请耐心等待。

FSL_TICS_Rita · 发表于 2014-3-31 14:58:32

楼主你好，不知道你前面的信息设置为什么，所以从你的截图中很难看出是哪里的问题。这里我发给你两个DDR Stress Test的文档，你安装上面的步骤根据你的板子的信息进行测试应该是没有问题的。我在我这边测试过的。
文档为： i.MX6_DDR_Stress_Tester_V1.0.2_User_Guide.pdf (398.91 KB, 下载次数: 190)

webwin · 发表于 2014-4-1 10:41:56

谢谢支持！
问题原因找到，是cs0 END的寄存器寻址范围需要修正，但是按照SPEC设置为0x3f也是完成不了测试，必须设置为0x47或者0x7F.

同时发现另一个问题，这个测试不能在528Mhz下做完 DQS gating,做一会就会直接报错退出让继续进行DDR stress test, 500Mhz下是没有问题的，不知道为什么？是CPU不支持呢还是PCB优化的不够好。

另外我想了解一些关于 serial downloader 相关的具体设计，是否能提供这个或类似这个DDR test DEMO的上位机程序和i.MX6q 板上的程序或框架，希望在这个工作模式下用上位机PC控制来完成下位机i.MX6q及外围器件的测试或做些其他的操作。

FSL_TICS_Rita · 发表于 2014-4-1 15:45:30

回复第 4 楼于2014-04-01 10:41:56发表:
谢谢支持！
问题原因找到，是cs0 END的寄存器寻址范围需要修正，但是按照SPEC设置为0x3f也是完成不了测试，必须设置为0x47或者0x7F.

同时发现另一个问题，这个测试不能在528Mhz下做完 DQS gating,做一会就会直接报错退出让继续进行DDR stress test, 500Mhz下是没有问题的，不知道为什么？是CPU不支持呢还是PCB优化的不够好。

另外我想了解一些关于 serial downloader 相关的具体设计，是否能提供这个或类似这个DDR test DEMO的上位机程序和i.MX6q 板上的程序或框架，希望在这个工作模式下用上位机PC控制来完成下位机i.MX6q及外围器件的测试或做些其他的操作。

楼主你好，关于以上你提出的问题：
1、非常高兴你已经找到原因。
2、关于测试过程中，我这边测试的飞思卡尔的开发板imx6q-sdb,
DDR Stress Test.PNG