求证KL 片内ADC的硬件触发模式（已解决）

ma9801

 从KL46系列的RM第28章里面看到ADCx_SC2.ADTRG 位可以设置ADCx的触发模式为软件或硬件，在硬件触发模式下，从ADC的模块框图中看到 ADHWTSA...ADHWTSn都可以作为 Conversion trigger control，从chapter 28的上下文中的Note提示里面ADHWTSA...ADHWTSn中如果有多个硬件触发源的时候会引起未知的错误。
而且作为硬件的触发的源头也在 Chapter 3 Chip Configuration里面给出Table 3-1. Module-to-module interconnects来描述。
我的问题根据Table 3-1触发源是PIT的时候，搜了整个RM也看不到TIF0, TIF1是啥？在哪里？
未来会不会考虑设置一些软开关来让用户自己来设置ADHWTSA...ADHWTSn的使能？不然这个硬件触发源的使用还真要小心使用，特别是ADC是one-shot的工作模式的时候

我知道答案 目前已有5人回答

阅读全文

FSL_TICS_Robin

Q:我的问题根据Table 3-1触发源是PIT的时候，搜了整个RM也看不到TIF0, TIF1是啥？在哪里？
A:这个PIT模块里的中断标志，具体请看“32.3.7 Timer Flag Register (PIT_TFLGn)”寄存器描述。

ma9801

回复第 2 楼 于2014-04-08 15:16:58发表:
Q:我的问题根据Table 3-1触发源是PIT的时候，搜了整个RM也看不到TIF0, TIF1是啥？在哪里？
A:这个PIT模块里的中断标志，具体请看“32.3.7 Timer Flag Register (PIT_TFLGn)”寄存器描述。
 
谢谢Robin，如此相当KL46 只有一个PIT，就是TF0
 

FSL_TICS_Robin

回复第 3 楼 于2014-04-08 15:33:16发表:
回复第 2 楼 于2014-04-08 15:16:58发表:
Q:我的问题根据Table 3-1触发源是PIT的时候，搜了整个RM也看不到TIF0, TIF1是啥？在哪里？
A:这个PIT模块里的中断标志，具体请看“32.3.7 Timer Flag Register (PIT_TFLGn)”寄存器描述。
 
谢谢Robin，如此相当KL46 只有一个PIT，就是TF0
 

 

客气啦
KL46是只有一个PIT模块，但是这个PIT模块有2个channel。
你可以从手册“32.3 Memory map/register description”寄存器地址表中看到有 PIT_TFLG0 和 PIT_TFLG1 。

FSL_TICS_ZP

 谢谢你的建议，
关于ADC硬件触发源的选择使能，可以在SIM_SOPT7[ADC0TRGSEL]选择对应的触发源,即相当于使能对应的硬件触发源。

ma9801

回复第 5 楼 于2014-04-09 09:38:40发表:
 谢谢你的建议，
关于ADC硬件触发源的选择使能，可以在SIM_SOPT7[ADC0TRGSEL]选择对应的触发源,即相当于使能对应的硬件触发源。
 
 
非常满意FAE版主们的回答，Chater 12 SIM这章快速扫过，不料漏过这么重要的信息：SIM_SOPT7[ADC0TRGSEL]

 

FSL_TICS_ZP

回复第 6 楼 于2014-04-09 10:48:49发表:
回复第 5 楼 于2014-04-09 09:38:40发表:
 谢谢你的建议，
关于ADC硬件触发源的选择使能，可以在SIM_SOPT7[ADC0TRGSEL]选择对应的触发源,即相当于使能对应的硬件触发源。
 
 
非常满意FAE版主们的回答，Chater 12 SIM这章快速扫过，不料漏过这么重要的信息：SIM_SOPT7[ADC0TRGSEL]

 不用客气，以后还有关于飞思卡尔产品的问题，欢迎来论坛中交流！