KL25关于使用外部时钟跟内部时钟的功耗问题（已解决）

leo.li

我们目前的产品设计中，采用KL15的CPU，目前采用内部时钟，主频是8M, 硬件上预留了8M的外部晶体，目前不知道用内部时钟跟外部时钟比，理论上哪个功耗更低，现在无法进行硬件测试。

我知道答案 目前已有3人回答

阅读全文

FSL_TICS_ZP

你好，楼主！
我在Datasheet中找了一下，好像也没有找到两者区别的描述，但是我建议你可以测试一下，设置相同的Core clock,flash clock和bus clock时，然后测试对应MCU功耗值。

安

理论是用32.768Khz是最低的，可以看下图：

leo.li

回复第 2 楼 于2014-04-17 14:24:17发表:
你好，楼主！
我在Datasheet中找了一下，好像也没有找到两者区别的描述，但是我建议你可以测试一下，设置相同的Core clock,flash clock和bus clock时，然后测试对应MCU功耗值。 

我测试了一下，使用内部时钟功耗较低，采用低功耗定时器唤醒停止模式，停止模式下可以使用MCGIRCLK，只有2M. 如果用外部时钟的话，在停止模式下用OSCERCLK，8M,因此功耗较高。
如果为MCGOUTCLK选择的时钟源为OSCLK , 系统时钟就直接用外部的8M,因此我需要用FLL和PLL进行倍频，但我查看了DATASHEET，发现FLL或PLL默认的情况下都是打开，不知道如何关闭FLL和PLL, FLL和PLL在打开的状态，会不会功耗很高呢？
 

FSL_FAE_LiKe

您好，如果想关闭FLL和PLL，需要配MCG模块中的寄存器。具体来说，首先将FLL或PLL bypass掉，配置MCG_C1寄存器的CLKS位。然后配置MCG_C2的LP位，就可以将FLL或PLL disable掉。
FLL和PLL打开，会提高系统的功耗，但是具体提高多少，我没有实际测量过。