K60外扩SRAM硬件方案（已解决）

zhji

请教一个问题，硬件连接Flexbus的地址线和数据线到外部SRAM的地址和数据的时候，FB_AD端可否不按位数的顺序连接？比如8bit数据:
Flexbus  ---  SRAM's
FB_AD[5] ---  AD0
FB_AD[2] ---  AD1
FB_AD[3] ---  AD2
FB_AD[1] ---  AD3
FB_AD[4] ---  AD4
FB_AD[8] ---  AD5
FB_AD[7] ---  AD6
FB_AD[6] ---  AD7

是否一定要按下面的顺序连接：
Flexbus  ---  SRAM's
FB_AD[1] ---  AD0
FB_AD[2] ---  AD1
FB_AD[3] ---  AD2
FB_AD[4] ---  AD3
FB_AD[5] ---  AD4
FB_AD[6] ---  AD5
FB_AD[7] ---  AD6
FB_AD[8] ---  AD7
如果FB_AD可以不按顺序连接到SRAM端的话，这样电路PCB设计就比较好走线了，现在按顺序连接，在PCB设计的时候总线走线老是有交叉，不好做等距走线处理。

FSL_TICS_MAHUI

回复第 11 楼 于2014-06-25 18:37:45发表:
请教一个问题，硬件连接Flexbus的地址线和数据线到外部SRAM的地址和数据的时候，FB_AD端可否不按位数的顺序连接？比如8bit数据:
Flexbus  ---  SRAM's
FB_AD[5] --- AD0
FB_AD[2] --- AD1
FB_AD[3] --- AD2
FB_AD[1] --- AD3
FB_AD[4] --- AD4
FB_AD[8] --- AD5
FB_AD[7] --- AD6
FB_AD[6] --- AD7

是否一定要按下面的顺序连接：
Flexbus  ---  SRAM's
FB_AD[1] --- AD0
FB_AD[2] --- AD1
FB_AD[3] --- AD2
FB_AD[4] --- AD3
FB_AD[5] --- AD4
FB_AD[6] --- AD5
FB_AD[7] --- AD6
FB_AD[8] --- AD7
如果FB_AD可以不按顺序连接到SRAM端的话，这样电路PCB设计就比较好走线了，现在按顺序连接，在PCB设计的时候总线走线老是有交叉，不好做等距走线处理。
 

可以不按顺利连接，作为代码读出来的数据和写进去的数据只要一致就行了。
祝顺利。

FSL_TICS_MAHUI

回复第 8 楼 于2014-06-25 00:07:34发表:
回复第 7 楼 于2014-06-24 15:42:41发表:
回复第 5 楼 于2014-06-23 20:42:32发表:
回复第 2 楼 于2014-06-17 17:19:04发表:
假设你使用的是K60 100MHz，144pin封装（BGA or LQFP）， Flexbus模块提供FB_AD[31：0]和FB_A[29：16]的数据和地址管脚。
你可以使用FB_AD[31：16]连接PSRAM的16位数据线，使用FB_AD[15：1]外加FB_A[24：16]连接PSRAM的23位地址线。
没有必要使用地址缓存，Flexbus提供的管脚资源足够使用了。
你设想中的两种连接方式，如果都是使用8位数据端口，速度上应该没有区别。
祝顺利。
 
版主,你好! 刚发现你说的这句 "使用FB_AD[15：1]外加FB_A[24：16]连接PSRAM的23位地址线。" 有些疑问:
1、FB_AD[15 : 1]，这里是否可以用FB_AD[15 : 0]范围? 
2、FB_AD[15 : 1]外加FB_A[24 : 16]不是可以连接24位地址线吗？
另外，按这样连接的话，PSRAM的UB和LB是不是对应连接Flexbus的FB_BE_31_24和FB_BE_23_16就可以了，谢谢！
 

 

1. 这个主要看使用的数据端口位数，如果使用16位数据端口，则不能使用FB_AD[0]作为地址线连接外部SRAM's A0脚。
2. 是的，FB_AD[15 : 1]外加FB_A[24 : 16]是可以提供24位地址线的。
3. 对的， SRAM's UB对应着Flexbus的FB_BE_31_24， LB对应着Flexbus的FB_BE_23_16。
祝顺利。
 
 
非常感谢版主的回复！ 另外，关于问题1再追问一下，如果用16位数据端口FB_AD[31 : 16]，按你的说法此时不能使用FB_AD[0]作为地址线连接外部SRAM's A0脚，那此时FB_AD[0]是要悬空呢，还是要做什么样的连接处理呢？谢谢！
 

 

FB_AD[0]悬空没问题，也可以用作其他功能，例如GPIO。
祝顺利。

zhji

回复第 12 楼 于2014-06-26 15:06:07发表:
回复第 11 楼 于2014-06-25 18:37:45发表:
请教一个问题，硬件连接Flexbus的地址线和数据线到外部SRAM的地址和数据的时候，FB_AD端可否不按位数的顺序连接？比如8bit数据:
Flexbus  ---  SRAM's
FB_AD[5] --- AD0
FB_AD[2] --- AD1
FB_AD[3] --- AD2
FB_AD[1] --- AD3
FB_AD[4] --- AD4
FB_AD[8] --- AD5
FB_AD[7] --- AD6
FB_AD[6] --- AD7

是否一定要按下面的顺序连接：
Flexbus  ---  SRAM's
FB_AD[1] --- AD0
FB_AD[2] --- AD1
FB_AD[3] --- AD2
FB_AD[4] --- AD3
FB_AD[5] --- AD4
FB_AD[6] --- AD5
FB_AD[7] --- AD6
FB_AD[8] --- AD7
如果FB_AD可以不按顺序连接到SRAM端的话，这样电路PCB设计就比较好走线了，现在按顺序连接，在PCB设计的时候总线走线老是有交叉，不好做等距走线处理。
 

可以不按顺利连接，作为代码读出来的数据和写进去的数据只要一致就行了。
祝顺利。
 
 
 
谢谢版主！