关于AD转换的时间问题（已解决）

ltm · 发表于 2014-8-19 11:45:35

芯片是MKL05Z32VLC4。经查，在PE中设置Sample time为4 clock periods（最小），需设置AD的Conversion time至少为6us以上AD转换才能正常进行，若少于此时间则AD完成中断根本不能发出。请问其AD转换时间是否就是需要这么多？(Core clock为47.97MHz)

我知道答案目前已有6人回答

阅读全文

FSL_TICS_Robin · 发表于 2014-8-19 14:43:47

PE的那些Logical Device Driver比如ADC_LDD一般都是以用户需求的角度出发的。
通常就是让你填入期望的值，然后PE根据你的期望去设置寄存器的值。
当然芯片最终还是要根据寄存器值实现功能，所以你填入的期望值必须要是通过寄存器配置可实现的。

不同配置对应的采样时间、总采样转换时间在参考手册的“28.4.4.5 Sample time and total conversion time”章节有描述，你提到的Sample time只是影响总采样转换时间的其中一个因素。

FSL_TICS_Robin · 发表于 2014-8-19 14:45:36

回复第 2 楼于2014-08-19 14:43:47发表:
PE的那些Logical Device Driver比如ADC_LDD一般都是以用户需求的角度出发的。
通常就是让你填入期望的值，然后PE根据你的期望去设置寄存器的值。
当然芯片最终还是要根据寄存器值实现功能，所以你填入的期望值必须要是通过寄存器配置可实现的。

不同配置对应的采样时间、总采样转换时间在参考手册的“28.4.4.5 Sample time and total conversion time”章节有描述，你提到的Sample time只是影响总采样转换时间的其中一个因素。

参考手册这部分也给出了计算公式，你可以自己计算验证一下（我们有验证过PE给出的值还是蛮准确的）
【经验分享】KL25 16位单端ADC最高转换频率下代码效率测试及被采波形复现里有PE ADC和总转换时间介绍你可以看一下。