iMX6sdl Jtag 功能不用 PIN脚如何处理？（已解决）

kinetis-425530

如题，查看了IMX6DQ6SDLHDG.pdf  Table 2-5. JTAG recommendations，初步想法是，将JTAG_MOD接地，其它pin脚悬空处理。不知可否？

还有一处不明，这里的推荐值应该是针对JTAG使用的情况吧？可是推荐的JTAG_MOD接法，如何是JTAG_MOD为高电平呢？不是很明白。

我知道答案 目前已有7人回答

阅读全文

FSL_TICS_ZJJ

楼主你好。你的问题我已经帮你转给我们的I.MX工程师，他会帮你解答，还请耐心等待下。

FSL_TICS_Rita

楼主你好，这里建议你查看一下数据手册，数据手册上有对pin脚处理的说明。

kinetis-425530

FSL_TICS_Rita 发表于 2014-9-5 11:13
楼主你好，这里建议你查看一下数据手册，数据手册上有对pin脚处理的说明。 ...

我所能查到对这些pin脚处理的资料就是IMX6DQ6SDLHDG.pdf。但并未有不使用JTAG时pin脚处理的说明。还有Table 2-21. Recommended connections for unused analog interfaces。但这里没有对JTAG的说明。

我想我开始理解错了，不使用是JTAG_MOD应该被拉高，而不是接地。但JTAG_MOD pin脚芯片内部默认是有个100K的上拉电阻，似乎不需要再在外面对其拉高处理了吧。如此，如果不用JTAG功能，是否可将所以PIN脚悬空处理。 麻烦帮忙确认。谢谢！

FSL_TICS_Rita

楼主你好，建议你查看一下i.mx6q的数据手册IMX6DQCEC.pdf，手册中有对JTAG各个引脚介绍的。

kinetis-425530

FSL_TICS_Rita 发表于 2014-9-5 14:22
楼主你好，建议你查看一下i.mx6q的数据手册IMX6DQCEC.pdf，手册中有对JTAG各个引脚介绍的。 ...

你好，我认为你是指Table 3. Special Signal Considerations

但这里正是我不理解的地方啊，
JTAG_MOD must be externally connected to GND for normal operation. Termination to GND through an external pull-down resistor (such as 1 k) is allowed.

这样的话JTAG_MOD set to low configures the JTAG in terface for common SW debug adding all the system TAPs to the chain.
可是我不需要这个debug功能的啊，是否还需要接地处理呢？后面便是上面的疑问了，还请理解！

FSL_TICS_Rita

楼主你好啊，我正在帮你看，请耐心等待哈

FSL_TICS_Rita

楼主你好，是需要接地的。这里数据手册中说的很详细的了，以数据手册为主哈。