求一份K10最小系统的原理图（已解决）

FSL_TICS_ZJJ

tovax 发表于 2014-9-12 09:55
http://yunpan.cn/Q7BB8KpU8Gr44  访问密码 8f9d

好的，待会帮你检查下，还请耐心等待下。

tovax

FSL_TICS_ZJJ 发表于 2014-9-12 10:09
好的，待会帮你检查下，还请耐心等待下。

嗯嗯，十分感谢，很少见这么热心的FAE了，

FSL_TICS_ZJJ

tovax 发表于 2014-9-12 09:55
http://yunpan.cn/Q7BB8KpU8Gr44  访问密码 8f9d

楼主原理图有问题。
1： 每个引脚的VDD你都要加滤波电容，而且要就近加，发现你整个班子就两个电容，不够。
每个VDD都要加啊。:
2： 还有VRFE_OUT输出加100nF电容.
3： EXTAL32接地。
4： SWD接口把RESERT_b引脚接上。

tovax

FSL_TICS_ZJJ 发表于 2014-9-12 10:46
楼主原理图有问题。
1： 每个引脚的VDD你都要加滤波电容，而且要就近加，发现你整个班子就两个电容，不够 ...

十分感谢
1.电源部分让硬件同事特别注意一下
2.VREF_OUT的100nf电容必须加吗，因为我要用这个引脚的比较器输入的，并且不好更换到其他引脚。加电容会对比较结果延时吧。能不加吗？
3.EXTAL32接地的话，XTAL32用特殊处理吗，悬空吗？
4.按你的建议，新改板中保留复位。

还有一个疑惑，NMI的上拉电阻问题：
刚才我自己简单焊接了一块板子，包括单片机，复位电路，SWD接口，没有晶振，NMI悬空。
SWD_DIO上拉47K，SWD_CLK下拉47K
jlink-commander连接挺正常的，貌似这样也可以。
所以那个NMI就有疑惑了，今天没处理NMI倒还可以，昨天给NMI加了上拉根本读不到，去掉之后还好点。
不知道您有没有好的建议，不过板子上我会留下这个上拉的位置，以便灵活处理。

再次感谢。

FSL_TICS_ZJJ

tovax 发表于 2014-9-12 11:27
十分感谢
1.电源部分让硬件同事特别注意一下
2.VREF_OUT的100nf电容必须加吗，因为我要用这个引脚的比较 ...

加NMI外部上拉，是怕内部上拉不够，所以是建议加上外部上拉。
你可以测下你加上拉和不加上拉后NMI引脚电平情况。
NMI我们的快速指南是建议加上的。

tovax

FSL_TICS_ZJJ 发表于 2014-9-12 13:30
加NMI外部上拉，是怕内部上拉不够，所以是建议加上外部上拉。
你可以测下你加上拉和不加上拉后NMI引脚电 ...

OK 留个位置，等待结果

FSL_TICS_ZJJ

tovax 发表于 2014-9-12 13:49
OK 留个位置，等待结果

是的，你电源引脚把电容都加上，按照我的要求都加上哦。
你的影响应该不是NMI上拉导致的。

tovax

FSL_TICS_ZJJ 发表于 2014-9-12 14:22
是的，你电源引脚把电容都加上，按照我的要求都加上哦。
你的影响应该不是NMI上拉导致的。 ...

我有好几个被锁死的

回复:K20芯片secured and mass erase disabled是不是意味着没救了

这种情况，基本无药可救了，当初我们遇到这种情况，试了网上的所有方法都没解锁，后来飞思卡尔的技术说有一批芯片有bug，会导致这个情况。

怎么才能避免这种不可预测的锁定，程序0x400位置的问题吗？

FSL_TICS_ZJJ

tovax 发表于 2014-9-12 15:11
我有好几个被锁死的

是的，一旦被锁，基本都是这个位置被篡改了。
不过，你以后程序弄好了，你可以把那块flash给它保护了，这样就没事了。

aaa999kk

用SWD 调试也不行吗, 那再去看资料吧