MC9S12XEP100单片机中时钟频率的问题（已解决）

唐宋元明

在写PLL锁相环电路时，若将程序中的while(!(CRG标志寄存器_LOCK)==1)；注释掉。则总线频率变为之前的1/5。求指点。。
void Init_PLL(void){
    COPCTL=0x00;        
    CLKSEL_PLLSEL=0;    //CLKSEL的第7位置0，选择系统时钟源为OSCCLK
    PLLCTL_PLLON=0;     //禁止PLL, PLLCTL.6(pllon)设为0;先关闭PLL
    SYNR=0X67;          //根据需要的时钟频率设置SYNR和REFDV寄存器     
    REFDV=0X0F;
    POSTDIV=0;
    PLLCTL_PLLON=1;     //打开PLL, PLLCTL.6(pllon)设为1;开PLL
    while(!(CRG标志寄存器_LOCK)==1);//通过判断LOCK位
  CLKSEL_PLLSEL=1;     //确定PLL是否稳定,稳定则选择PLL频率作为系统频率。

我知道答案 目前已有3人回答

阅读全文

FSL_TICS_ZP

你好，楼主！
注释的代码与设置总线频率大小无关，如果正如你所说的的那样，这个现象确实很奇怪！

安

这里是要等等时钟配置完成，如果不等待会发生时钟没有配置完成，而导致频率错误。

FSL_TICS_ZP

我手上没有16bit单片机，无法发现你的问题。
所以推荐你创建SR，以寻求技术支持，描述好你的问题，可以添加代码，方便工程师调试。
创建SR的步骤，请参考此贴，此贴链接如下：
https://www.nxpic.org.cn/module/forum/thread-578569-1-1.html