mx6q-sabresd 移植 sgtl5000（已解决）

jinying7274

大家好！自己按照mx6q sabresd评估板画的板子，音频采用SGTL5000，音频模块的电路如下所示：


SGTL5000的驱动部分根据mx6q_sabrelite音频的配置修改了代码，I2C用的是I2C0，在开机的Log内容里已经有以下的信息：
print_constraints:VDDA:3300mV
print_constraints:VDDIO:1800mV
print_constraints:VDDD:1200mV

asoc: sgtl5000 <-> imx-ssi.1 mapping ok
ALSA device list:
#0: sgtl5000-audio

regulator_init_complete:VDDD:incomplete constraints, leaving on
我的VDDD悬空，用万用表测试是1.2V，
打开一个视频后，视频会卡住不动，没有进度。应该是不能解码。

现在出现了这个问题，我不知道下一步该怎么解决？请各位老师指导一二！谢谢！

我知道答案 目前已有11人回答

阅读全文

jinying7274

请 有经验的老师指导一下哈！

FSL_TICS_Rita

楼主你好，请问你这里使用的是哪个版本的BSP呢？

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

3.0.35_4.1.0_130816

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

CTRL_DATA, CTRL_CLK, I2S_SCLK都是有波形的

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

SGTL5000.pdf上关于VDDD的说明是: External VDDD required for new designs.参照imx6q sabrelite的源码，不接外部电压的情况下是0V，但是我的VDDD在悬空状态下是1.2V的，我在源码里把VDDD配置成1.2V后，在开机的LOG里，显示：regulator_init_complete:VDDD: incomplete constraints, leaving on

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

提供一下支持嘛

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

请飞思卡尔的高工，支持一下！

jinying7274

FSL_TICS_Rita 发表于 2015-1-5 15:43
楼主你好，请问你这里使用的是哪个版本的BSP呢？

问题已经解决！求结贴！
非常感谢大家的关注！

wangqj

acsdadad

jinying7274 发表于 2015-1-9 19:17
问题已经解决！求结贴！
非常感谢大家的关注！

请问楼主是怎么解决的，我遇到同样的问题