KL25 ADC阻抗输入 求助

祥之若海

ADC 寄存器配置说明   D4（ADLSMP）—采样时间配置位。ADLSMP 会根据选择的转换模式选择不同的采样次数。该位能够根据采样周期进行调整，高阻抗输入以达到精确采样或者低阻抗输入达 到最大转换速率。如果持续转换使能，同时不要求高转换率，则长时间采样也可以用在更 低的功耗状态下进行。当 CFG1[ADLSMP]=1 时，即长时间采样选择位置位，可以选择长 时间采样的范围；当 CFG1[ADLSMP]=0 时，即短时间采样选择位置位，可以选择短时间 采样的范围。    请问 怎么实现高阻抗输入  从而实现高精度

我知道答案 目前已有3人回答

阅读全文

FSL_TICS_ZP

你这个问题更多的关于ADC外围电路设计考虑,请参考一下设计意见

祥之若海

FSL_TICS_ZP 发表于 2015-1-22 15:42
你这个问题更多的关于ADC外围电路设计考虑,请参考一下设计意见

你这个是什么文档 我没有你这个英文文档  能发个吗

FSL_TICS_ZP

祥之若海 发表于 2015-1-25 14:38
你这个是什么文档 我没有你这个英文文档  能发个吗

KLQRUG.pdf (2.04 MB, 下载次数: 2)

2015-1-26 10:47 上传

点击文件名下载附件