FRDM-KE06Z的PMC例程，进入stop模式电流和手册中的数据差得多

FSL_TICS_ZJJ

yang912088 发表于 2015-8-25 13:33
其实VDDA后面只有一个电路在耗电，断开就下来了。刚开只断掉了VDD的外围电路，忽略了VDDA。
sysint.c中， ...

其实就在sysinit之前就进入stop，这样就使用默认的时钟，并且所有UART模块等时钟都不开。
模块是不工作，但是之前如果开的模块，模块的时钟还会有些开着。
不过，你现在去掉电路功耗也在正常范围内了。