每天解决一个问题33：谈K60时钟（1）

suoma · 发表于 2015-9-25 23:27:46

前段时间学习了飞思卡尔K60芯片的时钟系统，对它的时钟系统有了个大致的了解，这里把自己的理解写下来分享一下，

飞思卡尔 Kinetis系列是飞思卡尔推出的基于ARM CORTEX-M4为核心的微控制器。

1.飞思卡尔K60时钟系统

飞思卡尔K60时钟系统如上图所示，可以发现器件的源时钟源一共有4个：

①内部参考时钟源，包括 FastIRC和 slow IRC (IRC--Internal Reference Clock)

②外部参考时钟源，只一个EXTAL管脚作为时钟输入，这个可以使用有源晶体振荡器来实现

③外部晶体谐振器，使用EXTAL和XTAL两个管脚来输入

④外部32K RTC 谐振器，用于实时时钟的时钟输入

在图中可以看到，要为系统提供时钟信号，关键是要最终生成 MCGOUTCLK 输出。MCGOUTCLK 再经过分频便可以提供Core/system clocks、Bus clock、FlexBus clock和Flash clock。MCGOUTCLK 的产生有3个途径:

①由内部参考时钟源 Fast IRC 直接提供，这个时钟源集成在芯片的内部（包括Slow IRC），频率是2M

②由 FLL 或者 PLL 模块来提供

③由外部时钟来直接提供，包括外部参考时钟源（1个管脚输入）、外部晶体谐振器经内部OSC logic产生的XTAL_CLK 和 RTC OSC logic 的时钟输出。

一般情况下，MCGOUTCLK 是由PLL或者FLL倍频来产生的，飞思卡尔官方的例程最终是由PLL模块来产生。图中可以看到PLL模块的时钟输入是OSCCLK或者RTC OSC logic。我的板子以外部参考时钟源提供PLL时钟，最终经PLL倍频产生MCGOUTCLK。即 EXTAL-->PLL模块-->MCGOUTCLK.

我知道答案目前已有9人回答

阅读全文