请教怎么配置KE02系类的核心时钟频率

smartbs

                    我现在用KE02单片机，最高频率40M，开发环境是KEIL  现在用KBI中断处理感觉速度慢，调用的官方库，找不到核心时钟频率怎么设置，只知道BUS频率能达到20M，并且可以配置相应引脚输出测试总线频率，但是不知道core频率具体多少，感觉现在有点慢，不知道怎么配置，请工程师帮忙指点！谢谢！（主要是在库中怎么设置）

我知道答案 目前已有12人回答

阅读全文

smartbs

外部晶振用的有源晶振10M

FSL_TICS_ZJJ

core时钟好看，你可以仿真看下SIM_BUSDIV寄存器，如果是0，则说明core是20Mhz，如果是1，说明core时钟是40Mhz，不过，bus时钟最高只能到20Mhz，而KBI的时钟源是bus时钟，所以你无法提速的。

smartbs

FSL_TICS_ZJJ 发表于 2015-10-27 12:53
core时钟好看，你可以仿真看下SIM_BUSDIV寄存器，如果是0，则说明core是20Mhz，如果是1，说明core时钟是40M ...

恩，我想提高core的速率，现在SIM_BUSDIV是0，怎么改成1呢

smartbs

FSL_TICS_ZJJ 发表于 2015-10-27 12:53
core时钟好看，你可以仿真看下SIM_BUSDIV寄存器，如果是0，则说明core是20Mhz，如果是1，说明core时钟是40M ...

我看时钟配置那块ICSOUTCLK给core  和bus 如何设置ICSOUTCLK时钟呢

FSL_TICS_ZJJ

smartbs 发表于 2015-10-27 13:12
恩，我想提高core的速率，现在SIM_BUSDIV是0，怎么改成1呢

你现在用的是什么时钟模式？
bus时钟最高只能20Mhz，如果要提高主频，要从时钟系统的前端入手。
比如ICS_C2[BDIV]不要配置为1，而是配置为0.

FSL_TICS_ZJJ

smartbs 发表于 2015-10-27 13:21
我看时钟配置那块ICSOUTCLK给core  和bus 如何设置ICSOUTCLK时钟呢

ICSOUTCLK来源有三路，你可以通过时钟系统框图看出来。
有FLL出来的，也有OSC出来的，也有内部32K的，具体看你是什么时钟模式。
具体时钟配置的代码在sysinit.c中，你可以参考下。

smartbs

FSL_TICS_ZJJ 发表于 2015-10-27 13:30
ICSOUTCLK来源有三路，你可以通过时钟系统框图看出来。
有FLL出来的，也有OSC出来的，也有内部32K的，具 ...

我改配置了，改成  SIM->BUSDIV = 1;
    ICS->C2 &= 0X1F;  
有的是FEE模式，#elif        defined(USE_FEE_OSC)   
    sICSConfig.u8ClkMode = ICS_CLK_MODE_FEE_OSC;   
现在是否是core 40M  bus  20M 呢，外部有源晶振 10M

smartbs

FSL_TICS_ZJJ 发表于 2015-10-27 13:30
ICSOUTCLK来源有三路，你可以通过时钟系统框图看出来。
有FLL出来的，也有OSC出来的，也有内部32K的，具 ...

如何查看core 频率 类似 bus频率一样能测输出端口

FSL_TICS_ZJJ

smartbs 发表于 2015-10-27 13:53
如何查看core 频率 类似 bus频率一样能测输出端口

core的频率没有配置直接输出，所以是通过bus频率去推的，
你debug查看BUSDIV为1，说明core是bus的两倍，即40M。