K64芯片Reset引脚上出现方波是什么情况

webber-318116 · 发表于 2015-12-7 14:58:23

最近在调试K64，手头有几块板子，其中一块一直不能烧录程序，NMI已上拉（之前有在坛子上询问过此类烧录的问题，发现是由于NMI没有上拉导致的）。
观察烧录引脚波形，发现Reset引脚上是一个一伏多的电平，以为是RC参数的问题，把上拉的10k电阻以及下拉的0.1uF的电容拿掉，看到了如下的方波，此时没有连接仿真器，仅仅芯片供电，而且此芯片没有烧录过程序。
QQ图片20151207145058.jpg

不知道这个是什么情况。焊接什么的都检查过。

我知道答案目前已有11人回答

阅读全文

zhjb1 · 发表于 2015-12-7 15:11:28

看看有没有以其他管脚的搭焊？

webber-318116 · 发表于 2015-12-7 15:17:41

zhjb1 发表于 2015-12-7 15:11
看看有没有以其他管脚的搭焊？

这个我有检查过，应该没有问题。而且我有用示波器测试过Reset引脚附近的各个引脚的波形，没有类似的信号。而那个引脚本身就出现上述波形

zhjb1 · 发表于 2015-12-7 15:26:29

webber-318116 发表于 2015-12-7 15:17
这个我有检查过，应该没有问题。而且我有用示波器测试过Reset引脚附近的各个引脚的波形，没有类似的信号 ...

搭焊不一定是临管脚，有时在设计布线时跨越或腐蚀不干净等造成的，批量板子不是都做测试的，样板收费较贵，量少才都做测试。有时某些管脚虚焊也会造成其他特殊功能引脚不正常。只能试着来。

webber-318116 · 发表于 2015-12-7 15:39:26

zhjb1 发表于 2015-12-7 15:26
搭焊不一定是临管脚，有时在设计布线时跨越或腐蚀不干净等造成的，批量板子不是都做测试的，样板收费较贵 ...

可是我现在手头5块板子，只有这一块有这样的现象

FSL_TICS_ZJJ · 发表于 2015-12-7 15:40:07

对于一个空芯片来说，RESET引脚有方波是正确的。
我认为，你还是要检查下你的JTAG口，你看看CLK，DATA的数据有没有。
SWD_CLK，不接。
SWD_DATA, 上拉10K
NMI 上拉10K。
你最好把你的最小系统原理图放出来给我们看看。

FSL_TICS_Robin · 发表于 2015-12-7 15:54:43

空芯片Reset_b引脚上观察到这种波形很正常，烧录个程序就正常了。

如果方便的话楼主也可以把图片或PDF文档形式的最小电路放上来。
硬件需要注意：
NMI_b引脚外部上拉10K电阻，最好别用于其他功能
Reset_b引脚上拉10K电阻，对地并100nF电容
SWD_DIO上拉10K电阻
SWD_CLK悬空
仿真调试接口参考下图：

硬件部分可以多看看：Kinetis外设模块演示软件 (REV 3)

Paderboy · 发表于 2015-12-7 17:12:20

来学习下了。。。

nothingness · 发表于 2015-12-8 11:54:23

学习一下，看看怎么回事

webber-318116 · 发表于 2015-12-9 13:51:45

FSL_TICS_Robin 发表于 2015-12-7 15:54
空芯片Reset_b引脚上观察到这种波形很正常，烧录个程序就正常了。

最后检查了，板子上好像没有问题，是SWD接口与烧录器的杜邦线插口的接触不好，导致程序烧录不进去，总是提示error programming FLSAH

[求助] K64芯片Reset引脚上出现方波是什么情况

浏览过的版块

站长推荐 /3