数电精华(2)

MDebug

（ 2）触发器
触发器实际上就是脉冲电路中的双稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有 D 触发器和J—K 触发器。
D 触发器有一个输入端 D 和一个时钟信号输入端 CP，为了区别在 CP端加有箭头。它有两个输出端，一个是 Q 一个是 Q ，加有小圈的输出端是 Q 端。另外它还有两个预置端 RD 和 SD ，平时正常工作时要 RD 和 SD 端都加高电平 1（均接VCC） ，如果使 RD =0 （ SD 仍为 1 ），则触发器被置成Q=0 ；如果使 SD =0 （ RD =1 ），则被置成Q=1 。因此 RD 端称为置 0 端， SD 端称为置 1 端。 D 触发器的逻辑符号见图 2 ，图中 Q 、 D 、 SD端画在同一侧； Q 、R D画在另一侧。 RD 和 SD 都带小圆圈，表示要加上低电平才有效。
D 触发器是受 CP和 D 端双重控制的， CP加高电平 1 时，它的输出和 D 的状态相同。如D=0 ， CP来到后，Q=0 ；如 D=1 ， CP 来到后，Q=1 。 CP脉冲起控制开门作用，如果CP=0 ，则不管 D 是什么状态，触发器都维持原来状态不变。这样的逻辑功能画成表格就称为功能表或特性表，见图 2 。表中 Qn+1 表示加上触发信号后变成的状态， Qn是原来的状态。“ X”表示是 0 或 1 的任意状态。
有的 D 触发器有几个 D 输入端： D1 、 D2 … 它们之间是逻辑与（就是线与）的关系，也就是只有当 D1 、 D2 … 都是 1 时，输出端 Q 才是 1 。
另一种性能更完善的触发器叫 J － K 触发器。它有两个输入端： J 端和 K 端，一个 CP端，两个预置端： RD 端和 SD 端，以及两个输出端： Q 和 Q 端。它的逻辑符号见图 3 。 J － K 触发器是在 CP脉冲的下阵沿触发翻转的，所以在 CP端画一个小圆圈以示区别。图中， J 、 SD 、 Q 画在同一侧， K 、 RD 、 Q 画在另一侧。

J － K 触发器的逻辑功能见图 3 。有 CP 脉冲时（即 CP=1 ）： J 、 K 都为 0 ，触发器状态不变； Q n ＋ 1 =Qn ， J ＝ 0 、 K=1 ，触发器被置 0 ： Q n ＋ 1 =0 ； J=1 、 K=0 ， Q n+1 =1 ； J=1 、 K=1 ，触发器翻转一下： Q n ＋ 1 =Qn 。如果不加时钟脉冲，即 CP=0 时，不管 J 、 K 端是什么状态，触发器都维持原来状态不变： Q n ＋ 1 =Qn 。有的 J—K 触发器同时有好几个 J 端和 K 端， J 1 、 J 2 … 和 K 1 、 K 2 … 之间都是逻辑与的关系。有的 J － K 触发器是在 CP 的上升沿触发翻转的，这时它的逻辑符号图的 CP 端就不带小圆圈。也有的时候为了使图更简洁，常常把 R D 和 S D 端省略不画。

我知道答案 目前已有1人回答

阅读全文

nt051301

;P