一个人登陆。。。论坛。。。

ri1982 · 发表于 2016-4-22 20:53:35

Cortex-M4 同Cortex-M3 最大的一个区别就是增加了DSP 的指令功能。Cortex-M4 核具有
一个单时钟周期乘法累加（MAC）单元、优化的单指令多数据（SIMD）指令、饱和运算
指令和一个可选的单精度浮点运算单元（FPU）。
（1）Cortex-M4 核支持的数据类型，定点数据M4 支持8 位、16 位、32 位和64 位，浮点
数据支持8 位、16 位、32 位。
（2）Cortex-M4 核支持的部分DSP 指令，包括饱和指令、乘加指令、单指令多数据指令。
（3）算法支持上，包括滤波算法（最常用的FIR，IIR 算法了），域之间的转换（频率到
时域，时域到频率等，FFT，DCT 等），闭环控制等等。
Cortex-M4 处理器得到Cortex 微控制器软件接口标准（CMSIS）的完全支持，同时ARM
公司正在对CMSIS 进行扩展，将加入支持Cortex-M4 扩展指令集的 C 编译器。Cortex-M4
虽然带有DSP 扩展指令集，不过它只具有简单的DSP 特点，可用于电机控制之类的简单
应用。

ri1982 · 发表于 2016-4-22 20:54:24

Kinetis的DSP功能.pdf (101.62 KB, 下载次数: 3)

ri1982 · 发表于 2016-4-22 21:00:59

F.I.R是Finite Impulse Response的缩写，意思是有限脉冲响应；广义线性系统即是满足系统响应: H(z)=A(w)*exp(-jwa+jb),A(w)为实函数，a,b为常量的系统。
　　一共有四类F.I.R广义线性系统，它们的定义分别如下：
　　第一类：系统脉冲响应h(n)=h(N-1-n),N为奇数；
　　第二类：系统脉冲响应h(n)=h(N-1-n),N为偶数；
　　第三类：系统脉冲响应h(n)=－h(N-1-n),N为奇数；
　　第四类：系统脉冲响应h(n)=－h(N-1-n),N为偶数；
　　并非所有的广义线性系统都在这四类之中，不过这四类在信号处理，DSP，系统设计中有着举足轻重的作用。IIR数字滤波器的设计借助模拟滤波器原型，再将模拟滤波器转换成数字滤波器，这些过程已经成为一整套成熟的设计程序。模拟滤波器的设计已经有了一套相当成熟的方法，它不但有完整的公式，而且还有较为完整的图表查询，因此，充分利用这些已有的资源将会给数字滤波器的设计带来很大的方便。

ri1982 · 发表于 2016-4-22 21:07:05

以Kinetis K20 为例，在复位状态下可以进入JTAG/SWD 和EZP 模式，也可能进入
NMI。所以其判断逻辑是蛮复杂的。一旦复位后没有进入JTAG/SWD /EZP，由于
内部看门狗的原因，MCU 会重新复位。如果外部调试器无法判断这种情况，或者
由于噪声和阻抗匹配问题无法连接 MCU进入调试模式，就会发生用户连接SWD
无法成功，而RESET引脚出现周期性复位信号的情况。
所以，这件事情的原因在于SWD/JTAG 由于某些原因无法连接MCU，导致后续复
位；而不是复位导致SWD/JTAG 无法连接。

直接原因
• Flash 中有非法指令，跳转到非法地址
• NMI 或者中断无法退出
• EZP 引脚被拉低
• RESET 时间常数太短
• SWD_CLK 的时钟太高导致时钟匹配问题。

解决方法
•延长时间常数，或者先不要焊接电容；
• EZP 引脚10K 上拉，NMI 引脚10K 上拉；SWD_IO/TMS 引脚10K 上拉；有
人会问内部不是有上拉吗？是不是可以不上拉了。这里专门讲一下，还是要
上拉的。
• 具备JTAG 接口的芯片，初始状态下先使用JTAG 连接；
• K20 使用SWD 擦除时，无需EZP 上拉；
• K20 使用SWD 调试时，EZP 必须上拉；
• PEmicro 连接JTAG 时，所有GND 必须分别接地，以减少噪声影响。
在初始调试原型硬件时，首先不要焊接过多的其他元件，只需要电源，复位和基本
的SWD/JTAG 调试引脚即可。调试可以跑起来后，在增加其他的器件和模块。

Kinetis的复位和编程接口.pdf (42.53 KB, 下载次数: 0)

ri1982 · 发表于 2016-4-22 21:32:14

Kinetis一些技术问题的简摘.pdf (75.6 KB, 下载次数: 4)

ri1982 · 发表于 2016-4-22 21:35:37

Q2：Kinetis芯芯芯芯芯芯芯芯芯芯？
A2：Kinetis芯芯芯芯芯芯芯芯4芯。芯芯芯芯芯芯芯芯FTFL_FSEC寄寄控其，，KEYEN】芯芯是
是写写否否否；，MEEN】芯芯是是写写MassErase；
，FSLACC】芯芯是是写写设设设设；，SEC】芯芯芯芯设设。
芯芯芯安安安安安：
芯安0，[SEC]芯unsecure，芯芯芯芯芯芯芯芯芯设设；
芯安1，[SEC]芯secure，由芯mass erase写写，芯芯可可芯芯Flash mass erase命命命命否；
芯安2，[SEC]芯secure，由芯mass erase写写，芯芯可可芯芯Flash mass erase命命命命否；
芯安3，[SEC]芯secure，由芯由是否否否写写，除除除除除其芯芯除否否否和除应Flash命否解解，
是否芯芯否否否命否。

ri1982 · 发表于 2016-4-22 21:58:45

Cortex-M0_User_Guide.pdf (928.24 KB, 下载次数: 1)

ri1982 · 发表于 2016-4-22 22:01:07

cortex_m4_内核文档_r0p1.pdf (913.58 KB, 下载次数: 1)

ri1982 · 发表于 2016-4-22 22:01:41

ri1982 · 发表于 2016-4-22 22:02:15

Cortex_M4技术参考手册.pdf (823.94 KB, 下载次数: 4)

一个人登陆。。。论坛。。。

站长推荐 /3