KL25低功耗时引脚怎么处理

bjx1234

KL25低功耗时GPIO引脚应该怎么处理？

KL25在进入低功耗模式之前应怎样处理GPIO引脚使功耗最低？
例如，正常使用时GPIO设置为输出上拉模式的，正常使用时输入上拉模式分别应做怎样处理？

最佳答案

bjx1234 发表于 2016-10-26 16:13 验证过了。是可以的。但是，如果需要disabled的时候，保持确定电平怎么办？如保持高电平。是不是外面再做 ... 楼主你好！ 引脚disable的时候，也就是出于高阻状态，如果你要保持确 ...

• 小恩GG
• 发表于2016-10-27
• 详细答案>>

阅读全文

小恩GG

低功耗设计考量点:
低功耗设计要考虑到功耗与性能的权衡，使用器件每个可能的特性达到最好的结果
• 软件和硬件设计应该包括在能效设计中，规划应用中对于能耗的需求，来避免后期的重复设计
• 配置引脚为一个已知的状态：推荐Kinetis的未用引脚悬空，并配置为禁止状态。
• 选择并配置一个既定的时钟模式：注意高内核频率意味着高功耗。
• 高的操作温度会增加功耗。
• 关闭时钟为未用模式。
• 需要避免时钟监控输出和调试模式使能会增加功耗。
• 关闭不需要的时钟门控，例如如果配置了GPIO的时钟门控，则关闭GPIO的时钟门控。
• 使用直接的寄存器写，而不是使用读-修改-写。
• 使用应用要求的最小的ADC配置。
• 如果4x已经足够，不要使用32x平均值
• 尽可能在低功耗模式下使用低速的时钟
• 如果MCGFLLCLK或者MCGPLLCLK不要求，设置SIM[PLLFLLSEL] 位来选择时钟处于不运行状态。
• 对于需要经常运行或者长时间运行的程序，考虑从RAM执行而不是Flash，当在RAM中运行时，关闭
Flash。
• 对于GPIO，使用IOPORT访问。
• 对于使用USB的电池应用，在供电线上加入隔离的二极管，当连接USB总线时，使用USB总线供电（使
用芯片内部的稳压）。
• 编译优化等级会影响Idd。

ynwscfsfi

学习了..

zhjb1

小恩GG 发表于 2016-10-24 17:05
低功耗设计考量点:
低功耗设计要考虑到功耗与性能的权衡，使用器件每个可能的特性达到最好的结果
• 软件和 ...

很详细，学习了。

afei9527

学习了..

bjx1234

配置引脚为一个已知的状态：推荐Kinetis的未用引脚悬空，并配置为禁止状态。
这个对于KL25怎么配置？有没有例子？

bjx1234

小恩GG 发表于 2016-10-24 17:05
低功耗设计考量点:
低功耗设计要考虑到功耗与性能的权衡，使用器件每个可能的特性达到最好的结果
• 软件和 ...

配置引脚为一个已知的状态：推荐Kinetis的未用引脚悬空，并配置为禁止状态。
这个对于KL25怎么配置？有没有例子？

小恩GG

bjx1234 发表于 2016-10-25 16:08
配置引脚为一个已知的状态：推荐Kinetis的未用引脚悬空，并配置为禁止状态。
这个对于KL25怎么配置？有没 ...

看参考手册第10章，10.3.1 KL25 Signal Multiplexing and Pin Assignments
很多引脚，默认就是disable的。

bjx1234

小恩GG 发表于 2016-10-25 17:35
看参考手册第10章，10.3.1 KL25 Signal Multiplexing and Pin Assignments
很多引脚，默认就是disable的 ...

验证过了。是可以的。但是，如果需要disabled的时候，保持确定电平怎么办？如保持高电平。是不是外面再做上拉？

小恩GG

bjx1234 发表于 2016-10-26 16:13
验证过了。是可以的。但是，如果需要disabled的时候，保持确定电平怎么办？如保持高电平。是不是外面再做 ...

楼主你好！
引脚disable的时候，也就是出于高阻状态，如果你要保持确定的电平，只能由外部电路决定了。