在线时间43 小时
UID38803
注册时间2008-3-29
NXP金币0
TA的每日心情 | 开心 2019-7-2 13:42 |
---|
签到天数: 31 天 连续签到: 1 天 [LV.5]常住居民I
高级会员

- 积分
- 576
- 最后登录
- 2020-4-7
|

楼主 |
发表于 2017-12-12 16:52:35
|
显示全部楼层
本帖最后由 bjx1234 于 2017-12-12 17:05 编辑
由于是spi slave,那么自己没有收到master的时钟,就不能把数据放入shift register.
我试了,一样的。做为SPI master发出8个oxff, slave重复发出00~07,master那么收到07,00~06.无论用FIFO还是用DMA,现象都一样。查看看TFUF是1,是发生了FIFO underflow的情况。参考手册却不说这种情况怎么才能改对。
If an external bus master initiates a transfer with a module slave while the slave's TX
FIFO is empty, the Transmit FIFO Underflow Flag (TFUF) in the slave's SR is set. See
Transmit FIFO Underflow Interrupt Request for details.
|
|