查看: 4831|回复: 4

[原创] 较真,KEAZ128的A/D如何采样更准确

[复制链接]

该用户从未签到

5

主题

51

帖子

0

注册会员

Rank: 2

积分
168
最后登录
1970-1-1
发表于 2018-1-17 07:06:22 | 显示全部楼层 |阅读模式
本帖最后由 henrei-290209 于 2018-1-17 07:12 编辑

如何采样更准确,光看手册是得不到答案的。因此做了一个简单测试
测试分2步
1.对比A/D的低端参考电压连接VREFL和VSSA 的区别。
64pinKEAZ128的专用VREFL 引脚是独立的,在9脚,VSSA是10脚。
我的测试电路中两者在外部是短路的。
测试中设置ADC_SC2中的REFSEL位,控制A/D低端参考电压分别连接VREFL和VSSA。
2.测试不同时钟信号源。
先采用24MHz总线时钟作为时钟源,4分频得到6MHz,给A/D。ADC_SC3的ADICLK=0,ADIV=2。
然后改为总线时钟2分频作为时钟源,4分频得到3MHz,给A/D。ADC_SC3的ADICLK=1,ADIV=2。
然后改为总线时钟2分频作为时钟源,2分频得到6MHz,给A/D。ADC_SC3的ADICLK=1,ADIV=1。

这样得到了四段曲线

A/D采样对比

A/D采样对比

最左侧为A/DVSSA,左二为A/DVREFL时钟24M÷4,左三为时钟12M÷4,右一为时钟12M÷2
其中的区别,大家自己看吧。
总结:
无论VSSAVREFL是否外部短路,A/D一定要设成低端参考电压连接VREFL;
    A/D时钟保持在4-8M之间,过度降低时钟频率并不能改善采样
    时钟源要是有异步的,尽量用异步时钟,没有异步时钟,可选总线两分频。
   长采样是必须的,绝不可省
需要注意的是,修改A/D参数不只是影响量化噪声,同时会影响偏置误差


实际测试中,A/D时钟源测过最高24M,尽管噪声大点,也是可用的,这点有点意外。不过全温度范围内是否可用,没测过,慎用
回复

使用道具 举报

该用户从未签到

713

主题

6372

帖子

0

超级版主

Rank: 8Rank: 8

积分
25039
最后登录
2025-7-31
发表于 2018-1-18 09:46:25 | 显示全部楼层
回复

使用道具 举报

该用户从未签到

13

主题

37

帖子

1

中级会员

Rank: 3Rank: 3

积分
220
最后登录
2021-7-16
发表于 2018-5-10 13:10:34 | 显示全部楼层
感谢分享
回复

使用道具 举报

该用户从未签到

13

主题

37

帖子

1

中级会员

Rank: 3Rank: 3

积分
220
最后登录
2021-7-16
发表于 2018-8-30 16:35:28 | 显示全部楼层
lz,这是啥测试软件
回复 支持 反对

使用道具 举报

  • TA的每日心情

    2017-1-4 08:05
  • 签到天数: 11 天

    连续签到: 1 天

    [LV.3]偶尔看看II

    85

    主题

    1629

    帖子

    1

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    2569

    优秀版主

    最后登录
    2019-3-28
    发表于 2018-8-30 16:57:20 | 显示全部楼层
    要保证ADC准确个人觉得有这么几点要求
    1.外部参考电压和模拟供电部分要稳定
    2.信号进入ADC前匹配下阻抗
    3.如果没有VREF引脚那么可以用可参考电压芯片给芯片模拟部分供电
    4.软件要做相应的滤波处理,最简单的就是算平均值了
    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 注册/登录

    本版积分规则

    关闭

    站长推荐上一条 /3 下一条

    Archiver|手机版|小黑屋|恩智浦技术社区

    GMT+8, 2025-8-4 14:38 , Processed in 0.091052 second(s), 24 queries , MemCache On.

    Powered by Discuz! X3.4

    Copyright © 2001-2024, Tencent Cloud.

    快速回复 返回顶部 返回列表