如何把KEA128总线时钟频率设置到48M？

，忆昔颜

如何把KEA128总线时钟频率设置到48M？

最佳答案

，忆昔颜 发表于 2018-4-9 16:24 写代码的话，core clock配置好之后，bus clock不去2分频，那总线时钟不就是48M了么？如果真的总线时钟是4 ... 主频是可以到达48Mhz，但是bus时钟不建议你到达48Mhz，请按照手册规定 ...

• 小恩GG
• 发表于2018-04-10
• 详细答案>>

阅读全文

小华-415468

这是PE工程里设置的时钟，可以得知总线时钟不能超过24MHz,而定时器和内核时钟可以达到48Mhz

，忆昔颜

OK，谢谢

jundao721

翻了下原来的笔记，使用内部晶振可达到48M，外部晶振可倍频到40M

1. void init_clks_FEI_48MHz (void) { /* FLL Enabled with Internal clock */
   
2. OSC_CR = 0x00; /* (default value) */
   
3. /* OSCEN=0: OSC module disabled */
   
4. /* OSCSTEN=0: OSC clock disabled in Stop mode */
   
5. /* OSCOS=0: Ext clk source (don't care here */
   
6. /* RANGE=0: Low Freq range of 32 KHz */
   
7. /* HGO=0: low power High Gain Osc mode (don't care here */
   
8. ICS_C2 = 0x20; /* Use defaults until dividers configured (default) */
   
9. /* BDIV=1: divided by 2 */
   
10. /* LP = 0: FLL Not disabled in bypass mode */
    
11. ICS_C1 = 0x04; /* Internal ref clock is FLL source (default)*/
    
12. /* CLKS=0: Output of FLL is selected to control bus freq */
    
13. /* RDIV=0: Ref divider = 1 since RANGE = 0 */
    
14. /* IREFS=0: Int Ref clock is selected */
    
15. /* IRCLKEN=0: ICSIRCLK is inactive */
    
16. /* IREFSTEN=0: Int ref clk is disabled in Stop mode */
    
17. while ((ICS_S & ICS_S_LOCK_MASK) == 0); /* Wait for FLL to lock*/
    
18. SIM_CLKDIV = 0x01100000; /* OUTDIV1 = 0; Core/sysclk is ICSOUTCLK div by 1 */
    
19. /* OUTDIV2 = 1 bus/flash is OUTDIV1/2 */
    
20. /* OUTDIV3 = 1; FTMs, PWT is ICSOUTCLK div by 2 */
    
21. ICS_C2 = 0x00; /* BDIV div by 1- increases bus/flash freq */
    
22. }
    

复制代码

小恩GG

2楼使用的方法还是很聪明的。
使用PE最简单直接。
其实内部时钟37.5Khz，经过FLL1280倍频之后，直接就可以达到48Mhz了。

，忆昔颜

            SIM_ConfigType  sSIMConfig = {{0},0};
            ICS_ConfigType  sICSConfig = {0};

#if defined(DISABLE_NMI)
    sSIMConfig.sBits.bDisableNMI = 1;
#endif
            /* make sure clocks to peripheral modules are enabled */
            sSIMConfig.u32SCGC |= SIM_SCGC_SWD_MASK | SIM_SCGC_FLASH_MASK |
                                                SIM_SCGC_UART0_MASK | SIM_SCGC_UART1_MASK |
                                                SIM_SCGC_UART2_MASK
                                                ;       
//            /* bus clock divided by 2 */
//            sSIMConfig.u32CLKDIV |= SIM_CLKDIV_OUTDIV2_MASK;                           
            SIM_Init(&sSIMConfig);                   /* initialize SIM */
#if  (EXT_CLK_FREQ_KHZ >=4000)
           sICSConfig.oscConfig.bRange = 1;           /* high range */
#endif                               
           sICSConfig.oscConfig.bEnable = 1;          /* enable OSC */
            sICSConfig.oscConfig.u32OscFreq = EXT_CLK_FREQ_KHZ;
            
            ICS_Init(&sICSConfig);   /* initialize ICS */

这个是demo例程中的sysinit函数，
sSIMConfig.u32CLKDIV |= SIM_CLKDIV_OUTDIV2_MASK 这句开启就是24M,屏蔽就是48M。但是手册上说，总线时钟是不可以到48M的，用MSCAN通信我试过了，48M是可以通信的。

，忆昔颜

小华-415468 发表于 2018-4-9 10:50
这是PE工程里设置的时钟，可以得知总线时钟不能超过24MHz,而定时器和内核时钟可以达到48Mhz
...

写代码的话，core clock配置好之后，bus clock不去2分频，那总线时钟不就是48M了么？如果真的总线时钟是48M，对外设使用有什么影响呢？我UART和MACAN都在48M下配置波特率，但是可以通信的。这里不是太理解。

小华-415468

，忆昔颜 发表于 2018-4-9 16:24
写代码的话，core clock配置好之后，bus clock不去2分频，那总线时钟不就是48M了么？如果真的总线时钟是4 ...

  也许和电磁干扰有关吧，频率越高收到干扰的可能性越高，估计PE生成的也是保守估计，为了防止EMC干扰，你可以在某些恶劣的环境下测试下会不会程序跑飞等情况发生。

，忆昔颜

小华-415468 发表于 2018-4-9 16:29
也许和电磁干扰有关吧，频率越高收到干扰的可能性越高，估计PE生成的也是保守估计，为了防止EMC ...

哦，谢谢。

小恩GG

，忆昔颜 发表于 2018-4-9 16:24
写代码的话，core clock配置好之后，bus clock不去2分频，那总线时钟不就是48M了么？如果真的总线时钟是4 ...

主频是可以到达48Mhz，但是bus时钟不建议你到达48Mhz，请按照手册规定最多配置为24Mhz， 否则可能会出现异常情况。