关于kv58F1M0系列外部晶振PLL倍频的问题

wxb1847571919 · 发表于 2018-9-11 10:47:14

如图所示，外部晶振48M通过4分频给作为PLL输入的时钟源，再通过倍频系数24得到288MHz的时钟，但是这个288Mhz的时钟为什么又通过了2分频作为MCGOUTCLK的时钟源。所用芯片为kv58系列，对着芯片手册查了很久，右边的寄存器值也都查了，这个2分频是芯片硬件决定的吗？有正在研究的大佬麻烦帮忙看一下，为我这个菜鸟解惑。