KEAZ128基准时钟的问题

chengsiyuan

请教下这这个寄存器，OSC_CR(RANGE)=0,和OSC_CR(RANGE)=1怎么理解，怎么分频？我用16M外部晶振

最佳答案

chengsiyuan 发表于 2018-12-12 14:53 分频后，pll倍频到40Mhz,我没有调用函数，主频是不是默认128倍频到40Mhz，内核频率20Mhz? ... FLL倍频系数是固定的1280, 但是你RDIV肯定要配置的，在你使用外部晶振的时候，否 ...

• 小恩GG
• 发表于2018-12-13
• 详细答案>>

阅读全文

Splore.Liu

就是寄存器位OSC_CR配置为=0或=1，再配合RDIV的值。。。

chengsiyuan

Splore.Liu 发表于 2018-12-12 11:29
就是寄存器位OSC_CR配置为=0或=1，再配合RDIV的值。。。

OSC_CR是8位配置寄存器，不应该配置为全0，或者配置为1吧？

原来的你

你不用管，只要配置时钟为外部16M，FEE模式即可，系统自带函数会自己处理好

小恩GG

外部晶振，RDIV选择为512分频。

chengsiyuan

小恩GG 发表于 2018-12-12 13:50
外部晶振，RDIV选择为512分频。

分频后，pll倍频到40Mhz,我没有调用函数，主频是不是默认128倍频到40Mhz，内核频率20Mhz?

小恩GG

chengsiyuan 发表于 2018-12-12 14:53
分频后，pll倍频到40Mhz,我没有调用函数，主频是不是默认128倍频到40Mhz，内核频率20Mhz? ...

FLL倍频系数是固定的1280, 但是你RDIV肯定要配置的，在你使用外部晶振的时候，否则肯定有问题。
总之，RDIV=512, OSC_CR[RANGE]=1, 其他默认，就能生成40MHZ的ICSOUTCLK，BDIV=1， 主频经过2分频到20Mhz， DIV1=0, 不分频。如果要主频为40Mhz, 只要配置ICS_C2[BDIV]=0. ICSOUTCLK和core clock一样，都为40Mhz。