怎么理解LPC1788控制SDRAM延迟控制寄存器（EMCDLYCTL）

lulu2018

各位专家，请教一下：在使用LPC1788控制SDRAM时，要设置延迟控制寄存器EMCDLYCTL，
1、这个参数功能具体怎么理解啊？
2、其中BIT[4:0]:CMDDLY,命令延迟模式值是什么？
3、FBCLKDLY[12:8]:FBCCLKDLY，控制输入数据采样的反馈时钟的可编程延迟值，这个参数的功能又这么理解呢？
谢谢大家。

最佳答案

我认为这个问题比较复杂. 你知道SDRAM信号:CS,RAS,CAS,WE,Address,A10的不同逻辑电平决定了不同的command, 但所有的command仅在CLK的上升沿有效，  EMCDLYCTL[0:4] bits可以调整SDRAM信号相对于CLK上升沿 ...

• rongxiangjun
• 发表于2020-04-20
• 详细答案>>

阅读全文

rongxiangjun

我认为这个问题比较复杂. 你知道SDRAM信号:CS,RAS,CAS,WE,Address,A10的不同逻辑电平决定了不同的command, 但所有的command仅在CLK的上升沿有效，  EMCDLYCTL[0:4] bits可以调整SDRAM信号相对于CLK上升沿的时间。 请参考data sheet of LPC1788, 尤其是Fig 19. Dynamic external memory interface signal timing。
EMCDLYCTL[8:12]可以补偿板上线长带来的CLK信号的延迟。
Regard
XiangJun Rong

lulu2018

非常感谢，你这么一说在结合手册看了一下，清晰很多