S32K144的时钟分析并设置时钟

Angel_YY · 发表于 2020-12-11 14:36:01

在学习一款MCU的时候，系统时钟是必须首先要了解的，因为只有设置好了合适的系统时钟，才能够让系统和外设正常稳定的运行。接下来我们一起了解一下S32K144的系统时钟情况。

在S32K144的数据手册中可以了解到，芯片有最高频率80MHz和112MHz两种。芯片型号中带U的是支持运行于112MHz主频的。而带H的只能支持到80MHz

从系统的参考手册中可以看到系统时钟定义图。从中我们可以看到，系统时钟源有四个，其中
1、LPO为MCU内部集成低功耗时钟，固定频率为128Khz。
2、Fast IRC为快速内部时钟源。
3、Slow IRC为慢速内部时钟源。
4、OSC为外部时钟源，连接到外部晶振。

NXP官方提供了一个S32K1xx系列计算时钟的excel文档，通过这个工具我们可以很方便的学习和配置相关寄存器。

打开该文档后，首先查看Tree标签页面，这个图是系统时钟总体框架图。

我们放大局部，可以看到正常工作模式下的三个时钟源，其中快速内部时钟源FIRC为固定的48MHz频率，慢速内部时钟源SIRC为固定的8MHz频率。我们要想使用其他频率的系统时钟，只有通过外部晶振然后配合PLL进行设置（红色连线部分）。这里外部晶振我们时钟了8MHz频率。

8MHz的外部晶振经过SPLL设置，输出SPLL_CLK，这里为112MHz，然后通过系统时钟选择为SPLL_CLK,把时钟信号向后传递。

信号经过DIVCORE分频（这里选择0为1分频，即频率不变）传递到内核时钟和系统时钟。

我们可以看到，整个时钟的关键就在于SPLL的设置，所以我们重点了解这里，点击方框就会进入SPLL的详细设置页面。

首先使能SPLL Enable，晶振频率向后传递，在Prediv处进行分频，这里选择0即为一分频，即频率不变。在Multiplier处设置为12，根据fvco_clk计算公式，8M*（12+16）/(0+1)，即可得到VCO_CLK为224MHz，此时在经过2分频，得到112MHz的频率。

在NXP给定的例程当中，已经有了系统时钟的初始化相关代码，我们只需要在此基础上修改为适合自己需求的即可。在例程当中，给定的是外部8M晶振，SPLL设置为160MHz，最终系统时钟为80MHz。我使用的也是8M外部晶振，所以这里无需改动，如果使用的不是8M晶振，根据频率范围修改Range，然后修改函数名称即可。

例如我这里需要修改系统时钟为48MHz，那么需要SPLL初始化为96MHz，根据上面的VCO_CLK计算公式，8M*（8+16）/ (0+1)=192，在经过2分频得到96MHz，也就是说只需要修改MULT为8即可。

在S32K144的手册中找到SCG_SPLLCFG寄存器，bit16~bit20对应于MULT的值，把它的值修改为8也就是把bit19设置为1，其他设置为0即可。

经过16进制计算，其值为0x00080000。把此值赋值给SPLLCFG寄存器即可。

总结：S32K144的时钟相对并没有那么复杂，重点是设置好SCG——SPLLCFG中的MULT和PREDIV的值，根据计算公式就可以得到自己想要的频率了。
最新的数据手册：

S32K-DS.pdf (1.46 MB, 下载次数: 110)

Tismily · 发表于 2022-8-4 14:15:58

本帖最后由 Tismily 于 2022-8-31 16:59 编辑

噜啦噜啦嘞绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿绿

eefocus_4009004 · 发表于 2024-7-10 11:13:05

棒对新人很友好的帖子

eefocus_4068318 · 发表于 2024-11-22 11:21:31

这帖子帮我解决了时钟配置的问题，很棒！

eefocus_3871516 · 发表于 2025-3-11 11:01:53

很好的参考，谢谢

[S32] S32K144的时钟分析并设置时钟

浏览过的版块

站长推荐 /3