NXP FS32K116 外部晶振接口相关咨询

Evan夏

Hi NXP朋友们，

目前我们一款SAS产品上 用的MCU 为 NXP FS32K116；晶振我们用的是外部的，目前在检讨现电路晶振相关部分的匹配问题, 有一些疑问，请帮忙确认 答复：

1）  NXP FS32K116 对 外部晶振的起振时间（Start up time） 有没有硬件上特别需求？

       或者是没有需求求， 不管外部晶振的起振时间的长短，只要外部晶振振荡起来， MCU 内部相关初始化就可以正常进行？

     

     备注 ： 实际产品上 晶振的起振时间测量值为26ms ,

2）  VIL/VIH ：

     2-1) 如下 Table17 中 对 VIL,VIH 电压水平的定义， 我理解为逻辑上把Clock 输入判断为 LOW 或者 HIGH 的范围；

          若是这样，5V VDD 供电，VIHmin= 0.7*VDD=0.7*5=3.5V ;

         但是实际上 晶振的输出范围 VIH=1.8V（如下面波形图）， 这样和Logic 的判别又有冲突， 但实际上 功能又是正常的；

        请确认下理解上哪边是否是由出入；

2-2) 不管逻辑判别功能，单纯从输入输出Port上可承受的高低电压的输入限制是多少？ 即： 端口不被损伤的电压输入的限制范围是多少？

           从上面所附的晶振端口的波形图上可以看到，VIL 可以达到 -0.4V, 这样水平的负电压，对MCU 端口来说是安全的吗？

我知道答案 目前已有0人回答

阅读全文