QTMER脉冲输出功能是个坑

fuquan123

i.mxrt105x-evk实际测试QTMER的47.6.5.12 Pulse-Output Mode实际是个坑，实测功能，按照手册例程建了一个工程，用官方的板卡测试，逻辑分析仪抓取脉冲数量有时会多发一个脉冲，每次给板卡上电后发送脉冲发现会数量正确，然后再发就会多发一个，没有规律。有时连续多发几次又数量正确，打断点调试感觉是计数通道没有及时关闭造成。

阅读全文

fuquan123

// (See Processor Expert PulseStream bean.)
// This example generates six 10ms pulses, from QT1 output.
// Assuming the chip is operating at 60 MHz.
//
// To do this, timer 3 is used to generate a clock with a period of 10ms.
//
// Timer 1 is used to gate these clocks and count the number of pulses that have
// been generated.
//
void PulseStream_Init(void)
{
// Select IP_bus_clk/16 as the clock source for Timer 3
/* TMR3_CTRL: CM=0,PCS=0x0C,SCS=0,ONCE=0,LENGTH=1,DIR=0,COINIT=0,OUTMODE=3 */
setReg(TMR3_CTRL,0x1823); /* Set up mode */
/* TMR3_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0,
Functional Description
i.MX RT1050 Processor Reference Manual, Rev. 1, 03/2018
2726 NXP Semiconductors
Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=0 */
setReg(TMR3_SCTRL,0x00);
setReg(TMR3_LOAD,0x00); /* Reset load register */
setReg(TMR3_COMP1,37500); /* (16 * 37500 ) / 60e6 = 0.01 sec */
/* TMR3_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0,
TCF2EN=0,TCF1EN=0,TCF2=0,TCF1=0,CL2=0,CL1=0 */
setReg(TMR3_CSCTRL,0x00); /* Set up comparator control register */




// Timer 3 output is the clock source for this timer.
/* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */
setReg(TMR1_CTRL,0x0E67); /* Set up mode */
/* TMR1_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0,
Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=1 */
setReg(TMR1_SCTRL,0x01);
setReg(TMR1_CNTR,0x00); /* Reset counter register */
setReg(TMR1_LOAD,0x00); /* Reset load register */
setReg(TMR1_COMP1,0x04); /* Set up compare 1 register */

// set to interrupt after the last pulse
/* TMR1_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0,
TCF2EN=0,TCF1EN=1,TCF2=0,TCF1=0,CL2=0,CL1=0 */
setReg(TMR1_CSCTRL,0x40); /* Set up comparator control register */
// Finally, start the counters running
setReg(TMR3_CNTR,0); /* Reset counter */
setRegBitGroup(TMR3_CTRL,CM,0x01); /* Run source clock counter */
setRegBitGroup(TMR1_CTRL,CM,0x01); /* Run counter */

fuquan123

上面例子是官方的，发4个脉冲。实测第一次发数量是对的,然后再发就会是5个，有时连续几次都是对的，还会一次对一次错。没有一点规律。我开了中断测试，试图在中断内关闭定时器使计数通道没有时钟源，但是问题依然存在，感觉是关闭的速度没那么及时。

fuquan123

以上是发1个脉冲。QTMER的通道计数器的值是正确的，然分析仪抓的脉冲波确实2个脉冲。

jobszheng5

看看官方的堪误吧！
拿到开发板把功能全部跑一遍看来还是非常有必要的。

deanchia

楼主你好，请问有没有使用示波器测试过？逻辑分析仪有时会把高频的干扰脉冲处理为一个脉冲输出，建议你用示波器测试一下看看，或把逻辑分析仪的采样频率适当调低一些。

小恩GG

请参考此贴（https://community.nxp.com/t5/i-M ... /m-p/1248556#M13348），而且我根据分享的代码在MIMXR1052测试过，每次都只是输出4个周期的PWM波。 evkbimxrt1050_qtmr_timer.zip (631.45 KB, 下载次数: 5)

2021-3-22 15:42 上传

点击文件名下载附件

deanchia

找到问题的原因了：如果在触发第二级timer时，第一级timer输出为高电平，就会多输出一个脉冲。当然，第一个脉冲宽度略窄，请看下图。猜测第二级timer按第一级timer的上升沿计数，由于没有捕捉到第一级timer的第一个脉冲的上升沿，所以就会多输出一个脉冲。

可用如下解决办法，每次输出之前，把第一级timer输出强制拉低：

1. TMR3->CHANNEL[3].CTRL &= ~TMR_CTRL_CM_MASK;                             /* Stop the timer. */
   
2. TMR3->CHANNEL[3].SCTRL &= ~TMR_SCTRL_VAL_MASK;                          /* Set forced OFLAG value to be low. */
   
3. TMR3->CHANNEL[3].SCTRL |= TMR_SCTRL_FORCE_MASK;                         /* Force OFLAG output low. */

复制代码

经测试没有再出现多输出脉冲的问题：

fuquan123

楼上把你的例程能否发上来，我测试一下，我上后面说的问题确实存在的，不细心确实发现不了。

fuquan123

反正用起来总是担心这方面的问题，官方的回答也总是说没问题，没有实际的解决方法。