设为首页收藏本站

开启辅助访问

恩智浦技术社区»论坛 › NXP工业物联网产品组合 › 其他 › S32K118晶振分频问题

发新帖

查看: 3129|回复: 1

[S32] S32K118晶振分频问题

TA的每日心情

	开心 2018-6-4 15:15

签到天数: 1 天

连续签到: 1 天

[LV.1]初来乍到

20 主题	36 帖子	0

Rank: 3 Rank: 3

积分: 252

最后登录: 2022-4-6

发消息

发表于 2021-9-13 10:33:18 | 显示全部楼层 |阅读模式

S32K118 ，根据最新的S32K-RM手册第28.1节描述到 ”SPLL mode is not available in S32K11x series of devices“，是不是意味着S32K1不支持倍频？
如果外部晶振8M，通过外部晶振是无法做到系统时钟40M的？

最佳答案

你要是看了 Figure 27-1. Clocking diagram 就会明白，SPLL不存在于11x内。最多直入直出，没有倍频。

Splore.Liu
发表于2021-09-13
详细答案>>

该会员没有填写今日想说内容.

回复

使用道具举报

TA的每日心情

	慵懒 2021-12-23 09:57

签到天数: 1587 天

连续签到: 1 天

[LV.Master]伴坛终老

5 主题	3048 帖子	23

Rank: 6 Rank: 6

积分: 8416

最后登录: 2025-4-23

发消息

发表于 2021-9-13 12:29:17 | 显示全部楼层

你要是看了 Figure 27-1. Clocking diagram 就会明白，SPLL不存在于11x内。
最多直入直出，没有倍频。

回复支持反对

使用道具举报

发新帖

站长推荐 /3

Archiver|手机版|小黑屋|恩智浦技术社区

GMT+8, 2025-7-23 12:35 , Processed in 0.084585 second(s), 23 queries , MemCache On.

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.

快速回复 返回顶部 返回列表