MCXA366 用户手册翻译 Day2 - 内核概述

mgn

第三章 - 内核概述
第三章 内核概述.md · magicoe/MCXA366_Reference_Manual_Chinese - 码云 - 开源中国

这一章主要是在交代芯片内核、总线、中断和地址映射的整体框架，重点不是细节寄存器配置，而是建立“系统怎么连起来”的总体认识。
  可以压缩成这几点：
  1. 内核本体
     MCXA366 采用 Arm Cortex-M33 内核，带 FPU 和 MPU，但不支持 TrustZone-M。
  2. 总线结构
     内核使用改进的 Harvard 结构，有两条 32 位总线：
  - Code bus：主要取指，也可访问与 PC 相关的数据
  - System bus：访问片上存储器和外设
  两条总线可以并行工作，所以能同时做指令访问和数据访问。文中还特别提到：为了性能更好，关键代码建议放在 0x2000_0000 以下
  地址空间。
  3. 缓存与访问控制
     代码总线会接到代码缓存控制器（LPCAC）。可缓存访问走缓存，不可缓存访问旁路，写操作采用 write-through。
     访问控制上，cache tag 里不仅有地址信息，还有 HPROT 权限信息和处理域信息。如果地址命中 cache，但权限/域信息不一致，
     控制器会强制当作一次 cache miss，重新做安全检查并更新 cache 行。核心目的就是：
  - 保证 cache 一致性
  - 保证安全属性变化后不会绕过检查


  4. NVIC 中断机制
     本器件支持 8 级中断优先级，每个中断源在 IPR 里占 3 位。
     另外说明了：
  - NMI 的使能和中断源选择在 SYSCON 里配置
  - IRQ号 = 向量号 - 16
    完整中断分配要看附带的 NVIC_Configuration 表。
  5. 存储器映射与外设桥
     这一章只给出高层说明：
  - 系统整体地址空间布局要看 Memory Map 表
  - 外设通过 PBRIDGE 挂到系统里
  - 每个外设都有自己的 base address
  - PBRIDGE0、PBRIDGE1 和高速外设的具体映射也要看附带的 memory map 表