关于CPU主频设置的问题（已解决）

ltm

 CPU型号为MKL05Z32VLC4。
1.在PE中，其时钟设置中的trim value是起什么作用的？Inistialize slow trim value和Inistialize fast trim value这两项要不要勾选？
2.MCG mode只有选择FEI，MCG output才能达到47.972352MHz；而选择FEE则只能达到40MHz，请问是何故？另外，Core clock应该就是CPU主频吧？这个47.972352MHz是否就是最高频率值？

我知道答案 目前已有13人回答

阅读全文

FSL_TICS_Robin

楼主你好
Q1.在PE中，其时钟设置中的trim value是起什么作用的？Inistialize slow trim value和Inistialize fast trim value这两项要不要勾选？
A1: trim value是用来让你填入的内部时钟频率的(datasheet里有出厂频率)，如果想要修改内部时钟频率可以填入不同的值并且勾选上，PE就会将期望频率对应的寄存器值存入这地址。

FSL_TICS_Robin

回复第 2 楼 于2014-08-19 14:20:59发表:
楼主你好
Q1.在PE中，其时钟设置中的trim value是起什么作用的？Inistialize slow trim value和Inistialize fast trim value这两项要不要勾选？
A1: trim value是用来让你填入的内部时钟频率的(datasheet里有出厂频率)，如果想要修改内部时钟频率可以填入不同的值并且勾选上，PE就会将期望频率对应的寄存器值存入这地址。
 

有一篇相关帖子你可以参考  【经验分享】使用CodeWarrior10.5软件的PE工具trim芯片内部慢速时钟

FSL_TICS_Robin

Q2.MCG mode只有选择FEI，MCG output才能达到47.972352MHz；而选择FEE则只能达到40MHz，请问是何故？另外，Core clock应该就是CPU主频吧？这个47.972352MHz是否就是最高频率值？
A2:选择FEI模式时由内部慢速时钟供FLL，选择FEE模式时由外部晶振或有源时钟供FLL。 MCG output输出的FLL频率自然不同，因为FLL的输入频率不一定相同。

FSL_TICS_Robin

回复第 4 楼 于2014-08-19 14:27:51发表:
Q2.MCG mode只有选择FEI，MCG output才能达到47.972352MHz；而选择FEE则只能达到40MHz，请问是何故？另外，Core clock应该就是CPU主频吧？这个47.972352MHz是否就是最高频率值？
A2:选择FEI模式时由内部慢速时钟供FLL，选择FEE模式时由外部晶振或有源时钟供FLL。 MCG output输出的FLL频率自然不同，因为FLL的输入频率不一定相同。
 

Core Clock就是CPU主频（时钟名称对应实际意义可以从参考手册的5.4 Clock definitions章节看到）

 
Core Clock最高频率可以从数据手册里获得，KL05的Core Clock最高48MHz。

ltm

回复第 5 楼 于2014-08-19 14:30:59发表:
回复第 4 楼 于2014-08-19 14:27:51发表:
Q2.MCG mode只有选择FEI，MCG output才能达到47.972352MHz；而选择FEE则只能达到40MHz，请问是何故？另外，Core clock应该就是CPU主频吧？这个47.972352MHz是否就是最高频率值？
A2:选择FEI模式时由内部慢速时钟供FLL，选择FEE模式时由外部晶振或有源时钟供FLL。 MCG output输出的FLL频率自然不同，因为FLL的输入频率不一定相同。
 

Core Clock就是CPU主频（时钟名称对应实际意义可以从参考手册的5.4 Clock definitions章节看到）

 
Core Clock最高频率可以从数据手册里获得，KL05的Core Clock最高48MHz。

 
 
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 

ltm

回复第 3 楼 于2014-08-19 14:22:22发表:
回复第 2 楼 于2014-08-19 14:20:59发表:
楼主你好
Q1.在PE中，其时钟设置中的trim value是起什么作用的？Inistialize slow trim value和Inistialize fast trim value这两项要不要勾选？
A1: trim value是用来让你填入的内部时钟频率的(datasheet里有出厂频率)，如果想要修改内部时钟频率可以填入不同的值并且勾选上，PE就会将期望频率对应的寄存器值存入这地址。
 

有一篇相关帖子你可以参考  【经验分享】使用CodeWarrior10.5软件的PE工具trim芯片内部慢速时钟
 
 
你这个例子用的是CW+OpenSDA，而我用的是keil+jlink，请问该怎么办？
 

FSL_TICS_Robin

标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 

ltm

回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

FSL_TICS_Robin

回复第 7 楼 于2014-08-19 14:43:17发表:
回复第 3 楼 于2014-08-19 14:22:22发表:
回复第 2 楼 于2014-08-19 14:20:59发表:
楼主你好
Q1.在PE中，其时钟设置中的trim value是起什么作用的？Inistialize slow trim value和Inistialize fast trim value这两项要不要勾选？
A1: trim value是用来让你填入的内部时钟频率的(datasheet里有出厂频率)，如果想要修改内部时钟频率可以填入不同的值并且勾选上，PE就会将期望频率对应的寄存器值存入这地址。
 

有一篇相关帖子你可以参考  【经验分享】使用CodeWarrior10.5软件的PE工具trim芯片内部慢速时钟
 
 
你这个例子用的是CW+OpenSDA，而我用的是keil+jlink，请问该怎么办？

 

首先你确定需要修改内部慢速时钟频率吗？ 默认就已经是32.768KHz了。
如果你真的要把内部慢速时钟在31.25 — 39.0625 kHz范围内调整，那么通过参考手册“24.4.6 MCG Auto TRIM (ATM)”提到的自动调整机制也是可以实现的。