关于CPU主频设置的问题（已解决）

FSL_TICS_Robin

回复第 9 楼 于2014-08-19 14:52:04发表:
回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

 

如果你的MCG选择FEI模式，那么需要你修改内部慢速时钟频率。
如果你的MCG选择FEE模式，那么这是根据你的外部晶振、有源时钟频率经分频后决定的。

ltm

回复第 11 楼 于2014-08-19 14:56:07发表:
回复第 9 楼 于2014-08-19 14:52:04发表:
回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

 

如果你的MCG选择FEI模式，那么需要你修改内部慢速时钟频率。
如果你的MCG选择FEE模式，那么这是根据你的外部晶振、有源时钟频率经分频后决定的。
 
 
是不是要勾选Initialize slow trim value？
 

FSL_TICS_Robin

回复第 12 楼 于2014-08-19 15:03:05发表:
回复第 11 楼 于2014-08-19 14:56:07发表:
回复第 9 楼 于2014-08-19 14:52:04发表:
回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

 

如果你的MCG选择FEI模式，那么需要你修改内部慢速时钟频率。
如果你的MCG选择FEE模式，那么这是根据你的外部晶振、有源时钟频率经分频后决定的。
 
 
是不是要勾选Initialize slow trim value？
 

 

请问你的芯片外部是否有晶振或有源时钟呢？
如果外面没接用芯片内部慢速时钟，那么建议你勾选上且填入37.50KHz就可以让FLL输出48MHz了。

ltm

回复第 13 楼 于2014-08-19 15:15:36发表:
回复第 12 楼 于2014-08-19 15:03:05发表:
回复第 11 楼 于2014-08-19 14:56:07发表:
回复第 9 楼 于2014-08-19 14:52:04发表:
回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

 

如果你的MCG选择FEI模式，那么需要你修改内部慢速时钟频率。
如果你的MCG选择FEE模式，那么这是根据你的外部晶振、有源时钟频率经分频后决定的。
 
 
是不是要勾选Initialize slow trim value？
 

 

请问你的芯片外部是否有晶振或有源时钟呢？
如果外面没接用芯片内部慢速时钟，那么建议你勾选上且填入37.50KHz就可以让FLL输出48MHz了。
 
我把外部晶振设为4.8MHz，用FEE模式，达到48MHz了。
 

FSL_TICS_Robin

回复第 14 楼 于2014-08-19 15:43:31发表:
回复第 13 楼 于2014-08-19 15:15:36发表:
回复第 12 楼 于2014-08-19 15:03:05发表:
回复第 11 楼 于2014-08-19 14:56:07发表:
回复第 9 楼 于2014-08-19 14:52:04发表:
回复第 8 楼 于2014-08-19 14:48:55发表:
标称的最高频率是48MHz，那么47.972352MHz就是实际能达到的值吧。
 
对
但为什么要把FLL输入频率选择得那么尴尬导致输出也那么尴尬呢？ 还不如直接修改到能让FLL输出48MHz呢。
 
实在不好意思，我不知道怎么改FLL输入频率。
 

 

 

如果你的MCG选择FEI模式，那么需要你修改内部慢速时钟频率。
如果你的MCG选择FEE模式，那么这是根据你的外部晶振、有源时钟频率经分频后决定的。
 
 
是不是要勾选Initialize slow trim value？
 

 

请问你的芯片外部是否有晶振或有源时钟呢？
如果外面没接用芯片内部慢速时钟，那么建议你勾选上且填入37.50KHz就可以让FLL输出48MHz了。
 
我把外部晶振设为4.8MHz，用FEE模式，达到48MHz了。

 

如果你芯片外接了4.8MHz的晶振，那么可以这么设置。