有关K24 IO口损坏的问题

flashmuzi

如图，K24的IO做为输入口，作模式的选择引脚，本身板子上面通过10K电阻上拉到3.3V，MCU供电也是3.3V；测试时跟一个底板对接，底板输入一个高或者低电平，高电平经过2.5K上拉到3.3V，低电平是直接对地的，通过拨码开关控制。
在使用过程中，发现有10%的单片机IO口出现了损坏，取下MCU测量，该管脚对地是短路的。
请问这个IO口需要加限流电阻，或者有其他的设计缺陷吗？

我知道答案 目前已有11人回答

阅读全文

flashmuzi

哪里输出PWM波测试？

chifen

输出选开漏方式试试

flashmuzi

不太明白你的意思，我那个口是做IO口输入，用来检测电平高低，现在发现会容易坏？想问下是什么原因？不太懂硬件设计，我是怀疑外围电路设计有问题，没有做好保护。

zhjb1

如果你能确认I/O口已坏了，可以说明你的电路设计有问题。从你的描述，应该是外侧电路部分有感性或容性[超出芯片允许的容量]负载，这些负载产生的负压造成I/O口的损坏可能性较高。
可以用高速示波器看看。

flashmuzi

zhjb1 发表于 2016-3-21 11:13
如果你能确认I/O口已坏了，可以说明你的电路设计有问题。从你的描述，应该是外侧电路部分有感性或容性[超出 ...

你好，多谢。
这个外面是接一个拨码开关，2.5k电阻上拉到3.3v为高，直接接地为低。
会有带电去拨动开关的操作，会不会就是原因所在，如果要这么设计，是不是应该要加上热插拔的保护电路？因为直接示波器观察并不能看到超负载的波形。

zhjb1

flashmuzi 发表于 2016-3-21 14:09
你好，多谢。
这个外面是接一个拨码开关，2.5k电阻上拉到3.3v为高，直接接地为低。
会有带电去拨动开关的 ...

不像是这个原因。如果板上电路如首帖，外接电路也如你所说，因为有.1u电容，应该不会出现过冲。防止万一，可以串接一只电阻阻值在数百欧姆即可，高速小点，低俗稍大点。如果还有坏的，可以考虑焊接时出现的问题。排除方法是做一工装，焊前测试一下，焊后再测，无问题标注，有问题就知道是哪个环节的问题了。忘了一点，外侧电路有长引线吗？如果有需要考虑改进板侧电路设计。