[痞子衡]启动Flash时DQS与Dummy Cycle设置是怎样的关系？

NXP管管

启动Flash时DQS与Dummy Cycle设置是怎样的关系？

大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家介绍的是Octal或Hyper Flash上DQS信号与Dummy Cycle联系。

关于在 i.MXRT 上启动 NOR Flash 时如何设置正确的 Dummy Cycle 值，痞子衡一共写过四篇文章：《IS25WP系列Dummy Cycle设置》、《IS25LP系列Dummy Cycle设置》、《Dummy Cycle设置为0的误区》、《DTR模式下Dummy Cycle设置》， 这四篇文章都是针对普通 QuadSPI 型 Flash 而言的（一般没有 DQS 信号）。而如果在 i.MXRT 上启动的是包含 DQS 信号的 Octal Flash 或者 Hyper Flash，此时 Dummy Cycle 设置有什么不同之处呢？今天痞子衡就和大家聊聊这个话题：
一、Flash读时序中DQS与Dummy Cycle作用
我们知道对于普通 QuadSPI 型 Flash，在 FlexSPI 模块 LUT 里配置读时序时，其中 Dummy Cycle 子序列中填的值必须要与 Flash 端的 Dummy Cycle 严格一致，否则会发生时序错乱（如下图 Extended 时序所示，图中是单线模式，四线模式类似）。

Flash 里一般都会开放寄存器给用户去配置 Dummy Cycle 值，Flash 工作频率越高，所需的最小 Dummy Cycle 也越大（可以理解为 Flash 存储体从接收到读命令开始到输出有效数据这一段时间间隔是恒定的，而我们衡量时间的基准是连接到 Flash 的 SCK，SCK 频率越高，相同间隔内所需 SCK 周期数就越多）。

1. <font face="微软雅黑"><font size="3">Note1: 简单来说，Dummy Cycle 就是 Flash 响应主机每一次读时序所需要的准备时间，在 NOR Flash 上这个时间是固定且可设的，跟访问地址无关。</font></font>
   
2. <font face="微软雅黑"><font size="3">Note2: 一个确定的 Dummy Cycle 值决定了 Flash 上限工作频率，但此时 Flash 并不是只能在这个上限频率下工作，低于这个上限频率均可以。</font></font><div><div></div></div>

复制代码

DQS 信号正常是为 OctalSPI / HyperBus 型 Flash 工作在八线 DTR 模式下同步 DQ[7:0] 线输出而生的（见上图 Octal DDR 时序），关于其基本概念详见痞子衡旧文 《DQS信号简介》。

Note: 在 Hyper Flash 上负责 DQS 功能的信号是 RWDS。
当 OctalSPI / HyperBus 型 Flash 工作在 Octal DDR 模式下时，DQS/RWDS 信号会向主设备（这里指 i.MXRT）提示 DQ[7:0] 何时有效，所以这时候 DQS 信号其实也兼备了 Dummy Cycle 的作用。不过考虑到有时候主设备端不一定会使能 DQS 信号，Dummy Cycle 的存在仍然是有必要的。

二、FlexSPI外设里DQS和Dummy Cycle联系
在 《FlexSPI外设的LUT机制》 和 《DTR模式下Dummy Cycle设置》 两篇文章里有详细的关于 FlexSPI 外设中 Dummy Cycle 设置方法和 DQS 引脚功能配置方法介绍，但是这两者是怎样的联系关系呢？

我们在 i.MXRT 参考手册 FlexSPI 章节可以找到如下 Hyper Bus 读时序示意图（对于 Octal Flash 也基本适用，仅微小区别），这张图很清晰地阐述了 RWDS 信号与 Latency Count 的联系，FlexSPI 外设在发起实际读时序时一定会输出 DUMMY_DDR 子序列里实际配置的延时周期，但如果配置的延时周期结束后，RWDS 有效信号还没有到来，FlexSPI 会自动插入足够的延时周期（即图中所谓的 Additional Latency count）直到 RWDS 信号有效。

Note: 在 Hyper Flash 上不用 Dummy Cycle 术语，其术语是 Latency Count。
基于这样的设计，当在 FlexSPI 里使能外部 DQS 信号时，我们在 DUMMY_DDR 子序列里只要象征性地填一个比 Flash 里 Latency Count 稍小的值就行了，在一些 i.MXRT 型号上理想情况下甚至可以去除 DUMMY_DDR 子序列（即延时周期 配 0），但切记这个值不应配得比 Flash 里 Latency Count 大。

三、在i.MXRT1170上实测MT35XU512
最近恩智浦 SE 团队做了一个基于 i.MXRT1170 的 Auto Development Platform 原型板，在 FlexSPI1 上挂的是来自 Micron 的 Octal Flash - MT35XU512，这颗 Flash 作为代码存储与启动设备。我们就在这个原型板上测试一下 FlexSPI 外设的 DQS 与 Dummy Cycle 不同配置能否去正常启动 Flash。

3.1 MT35XU512基本情况
首先看一下这颗 Octal Flash 的基本情况，主要关注 DQS 和 Dummy Cycle 方面。Flash 内部有 256 个 8bit 的配置寄存器（address 从 0 - 255），其中 address 0 配置寄存器用于设置 Flash 工作模式（我们需要设为 0xE7，开启 Octal DDR 且需要 DQS），address 1 配置寄存器用于设置 Dummy Cycle（可保持初值 0x00 不变，即使用默认 Dummy Cycle 值）。

再来看一下这颗 Octal Flash 所支持的读命令，根据工作模式不同一共有 10 种命令，我们选用最后一条命令 4-byte DDR Octal I/O Fast Read（命令值 0xFD），这条读命令可访问全部 Flash 空间且性能最高，其对应的默认 Dummy Cycle 是 16。

默认 16 的 Dummy Cycle 能支持多高的 Flash 工作频率呢，在下表里可找到答案，前面我们选择的是 DDR Octal I/O Fast Read 命令，所以对应最高工作频率可达 171MHz。虽然 Flash 本身可跑 200MHz DDR，但是 i.MXRT1170 FlexSPI 外设最大支持到 166MHz DDR，这就是在前面保持 Flash 中 address 1 配置寄存器值为默认 Dummy Cycle 的原因，默认 Dummy Cycle 配置已经够用了。

3.2 测试启动头FDCB
基于上面对 Octal Flash 的认识，我们很容易给出如下可用于启动的 FDCB 头，这个头里使能了 FlexSPI 端的外部 DQS 使用（octalflash_config.memConfig.readSampleClkSrc），开启了 Flash 端的 Octal DDR 模式（octalflash_config.memConfig.deviceModeArg），LUT 里第一条时序配置的是 0xFD 读命令，并且 DUMMY_DDR 子序列等效配置的是 3 个 Dummy Cycle，低于 Flash 里实际 16 个 Dummy Cycle，一切都符合上文的分析，这个启动头在板子上实测是可以工作的。

1. const flexspi_nor_config_t octalflash_config = {
   
2.     .memConfig =
   
3.         {
   
4.             .tag                 = FLEXSPI_CFG_BLK_TAG,
   
5.             .version             = FLEXSPI_CFG_BLK_VERSION,
   
6.             .readSampleClkSrc    = kFlexSPIReadSampleClk_ExternalInputFromDqsPad,
   
7.             .csHoldTime          = 3,
   
8.             .csSetupTime         = 3,
   
9.             .deviceModeCfgEnable = 1,
   
10.             .deviceModeType      = kDeviceConfigCmdType_Spi2Xpi,
    
11.             .waitTimeCfgCommands = 1,
    
12.             .deviceModeSeq =
    
13.                 {
    
14.                     .seqNum   = 1,
    
15.                     .seqId    = 6,
    
16.                     .reserved = 0,
    
17.                 },
    
18.             .deviceModeArg = 0xE7, /* Enable octal DDR mode */
    
19.             .controllerMiscOption =
    
20.                 (1u << kFlexSpiMiscOffset_SafeConfigFreqEnable) | (1u << kFlexSpiMiscOffset_DdrModeEnable),
    
21.             .deviceType    = kFlexSpiDeviceType_SerialNOR,
    
22.             .sflashPadType = kSerialFlash_8Pads,
    
23.             .serialClkFreq = kFlexSpiSerialClk_166MHz,
    
24.             .sflashA1Size  = 64ul * 1024u * 1024u,
    
25.             .busyOffset      = 0u,
    
26.             .busyBitPolarity = 0u,
    
27.             .lookupTable =
    
28.                 {
    
29.                     /* 4-BYTE DDR OCTAL I/O FAST READ */
    
30.                     [0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_8PAD, 0xFD, RADDR_DDR, FLEXSPI_8PAD, 0x20),
    
31.                     // 这里 DUMMY_DDR 里填入的值是 0x6，对应 3 个 SCK 周期的 dummy
    
32.                     [1] = FLEXSPI_LUT_SEQ(DUMMY_DDR, FLEXSPI_8PAD, 0x6, READ_DDR, FLEXSPI_8PAD, 0x04),
    
33. 
    
34.                     /* Read Status */
    
35.                     [4 * 1 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x05, READ_SDR, FLEXSPI_1PAD, 0x04),
    
36. 
    
37.                     /* Write Enable */
    
38.                     [4 * 3 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x06, STOP_EXE, FLEXSPI_1PAD, 0x00),
    
39. 
    
40.                     /* Enable Octal DDR mode */
    
41.                     [4 * 6 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x81, CMD_SDR, FLEXSPI_1PAD, 0x00),
    
42.                     [4 * 6 + 1] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x00, CMD_SDR, FLEXSPI_1PAD, 0x00),
    
43.                     [4 * 6 + 2] = FLEXSPI_LUT_SEQ(WRITE_SDR, FLEXSPI_1PAD, 0x01, STOP_EXE, FLEXSPI_1PAD, 0x00),
    
44.                 },
    
45.         },
    
46.     .pageSize           = 256u,
    
47.     .sectorSize         = 4u * 1024u,
    
48.     .serialNorType      = 0x2,
    
49.     .blockSize          = 128u * 1024u,
    
50.     .isUniformBlockSize = false,
    
51. };

复制代码

现在我们做多一些实验，修改上述启动头里的 readSampleClkSrc、serialClkFreq 和 DUMMY_DDR 子序列值，其余配置保持不变，测试结果如下。这个结果基本是符合第二小节里关于DQS和Dummy Cycle联系关系的总结的。

至此，Octal或Hyper Flash上DQS信号与Dummy Cycle联系痞子衡便介绍完毕了，掌声在哪里~~~

阅读全文