关于ADC测量误差的讨论（下）

NXP管管

关于ADC测量误差的讨论（下）

上一篇《关于ADC测量误差的讨论（上） 》
本文上半部分讨论了ADC模块固有的误差，然后重点讨论由工作环境导致的误差，这是下半部分，将重点讨论电路上输入阻抗的影响，最后给出一些实用建议。

ADC输入阻抗对测量的影响
SAR ADC的量测要求设置足够的采样时间让ADC内采样电路充分充、放电，以获得转换的准确性。

多通道间切换的使用也是同样道理，足够的采样时间可以避免输入通道间的交互干扰（crosstalk）。

为了计算估计的采样时间，下图给出一个能近似ADC采样线路的等效阻值和容值的电路图。

图1

其中模拟信号输入源对ADC的输入阻抗（RAIN），直接与ADC采样时间有关，对ADC转换结果影响很大！未考虑输入阻抗会使ADC输入的外部器件与软件设置的采样时间不匹配，往往是造成ADC使用问题的主要原因。

以下分别针对信号源具有一般输入阻抗或高输入阻抗，分别探讨如何正确设置ADC:

一般输入阻抗的测量设置
Vc是内部CADC电容两侧的电压（见图1）。对于给定的采样tc，可以考虑VAIN = VREF+为所对应的tc需要采样时间的最大值，因为此时CADC电容从0V充电到VAIN需要最多时间。

因此，VAIN = VREF+是验证最大源电阻时要考虑的最坏情况。通过软件设置增加采样时间或降低ADC时钟频率可等效加长采样时间，当采样时间越长越可以获得好的转换结果。

图2

一般我们假设允许的最大误差等于1 LSB，照RC充放电公式：

其中V(t)带入VREF×(1-1/212)，VAIN带入VREF+，时间常数τ=(RAIN + RADC) × CADC，可得知只要采样时间大于8.32×(RAIN+RADC)×CADC就可以达到1LSB误差之内。其中RADC和CADC都可以在数据手册上查得。
高输入阻抗的测量设置
ADC输入信号源常有存在高阻特性。例如系统电池电压经电阻分压后输入给ADC采集，通常因分压电阻会形成一个直流耗电通路，为节省耗电，分压电阻串常使用100kΩ到1MΩ的阻值组合而成。又或者有些传感器本身为弱电流输出，通过外接一大电阻转换为电压后输入给ADC。

以上硬件往往都无法很容易的调试出适合的采样时间，（例如软件已设置采样时间至最大值仍无法获得准确的转换值，或降低ADC时钟又使得整体采样间隔太长，）此时可以在ADC输入通道前增加运算放大器，以提高输入驱动能力，如下图3。

此方案可大大缩短ADC的采样时间以及采样间隔，但缺点是增加了器件成本。

另外在设计前置放大器时，必须注意可能额外产生的误差（例如额外的偏移、放大器增益稳定性或线性、频率响应）。并且若未慎选运算放大器，这些放大器的误差会成为另外测量误差的来源。

图3

若硬件电路不准许增加运算放大器，无法通过提高采样时间满足要求，此时还可以采用外接电容作为电荷存储器的方法：

SAR ADC内部采样保持电容在采样开关接通后，在采保电容稳定时间内需要一个足够的充放电电流，而通常实际的信号电路若具有较高的输入阻抗，往往不能提供足够大的电流快速为ADC内采 电容充电。

为此大部分的应用都采用在ADC输入管脚到地接一个外部大电容作为电荷存储，即图1中的CEXT。这个电容参与采样时电路的充放电过程，以便向SAR ADC采样电容提供充足的电荷，而对内部采样电容进行快速充电，并且稳定ADC输入点的电压。

此CEXT与RAIN组成的RC滤波器也正好可以限制ADC输入端的带外噪声，同时也帮助衰减ADC输入端中开关电容频繁切换和通断的反冲噪声影响。当然此RC滤波器也限制了VAIN信号源的截止频率。

计算CEXT
当采样开关接通后，会在CEXT和CADC之间有一段电荷重新分配的过程，这一段RC时间常数主要是由RADC的最大阻值和CADC的最大容值决定的。

假设现在CADC是完全放电的，而CEXT储存着和VAIN一样的电压。VC（分配后的电压）定规为VAIN的 0.999939倍，设置为这个值是因为Vc最后徧差在VAIN的1 LSB之内(12位分辨率)，则有：

(分配之前的电荷=分配后的全部电荷)

例如：CADC = 5pf 则CEXT = 4095x15PF = 20.5nF。

这是CEXT的绝对最小值。在实际选择器件值时，必需确认考虑到器件误差和老化因素，可以选择稍大的值。如果电容值选择再大，其实对采样时间要再缩短并没有实质帮助，反而限制了ADC输入信号的频宽。

但如果一个12位的ADC配罝CEXT < 4095 x CADC, 反而会要求相当大的采样时间让CADC充电足够。所以若CEXT < 4095 x CADC，还不如不要加CEXT。

若要求的精准度没有这么高，CEXT的数值可以照前面公式减小，这时ADC输入信号的频宽就增大了。相反的若要求精准度，就必须提高CEXT了，要付出ADC采样时间间隔拉大，ADC输入信号的频宽缩小的代价。

计算RAIN
所有对外部电容CEXT充电的阻值总合称为RAIN，当RAIN变 大，RAIN和CEXT所形成的截止频率就会变低。这表示当输入信号开始变动到CEXT电荷稳定的这段反应时间会增加。

要准确度稳定达到12位分辨率误差1 LSB之内，RC线路的时间常数要求为：
ln(212) = 8.321倍

CEXT和RAIN所形成的截止频率为:
f=1/ (8.32×RAIN ×CEXT)

以之前的CEXT = 20.5nF为例，若RAIN = 200ohm， 则截止频率可达29.3Khz，如果RAIN = 20Kohm，则尽可接受293Hz，若ADC输入源的频率超过截止频率，则ADC转换结果会不准确。

注意此时程序不得将ADC设定为连续模式，而应设定为单点模式或以定时器间隔触发转换，软件必须确保两次转换之间的时间间隔等于或大于1/f。

实用建议
一般情况下，使用者常常难以直接或间接得知ADC输入信号的阻抗时，最好的方法是逐步调试软件采样时间：
1、首先设置ADC时钟频率为最高值，并设置采样周期为最大值
2、尝试ADC转换并检视转换结果
3、若转换数值符合预期，则可逐步调试减小采样周期并观察ADC转出值，以求得足够而不过长的采样时间；
4、若最大采样时间所得转换值不符合预期，使用者需要降低ADC时钟频率，或是照着前文计算并外加合适大小的CEXT；硬件设置完成后再修改软件设置，逐步调试出合适的采样时间及采样间 隔。
5、另外若采样间隔时间许可时，采取一些软件技巧也会提高ADC转换的准确度，例如：
   a.采用平均法、移动平均法、或中值滤波
   b.对同一ADC通道采样两次，将第一次的值丢弃而使用第二次的采样值。此种方式可以消除输入源内阻过大而在不同通道切换时，上一个通道的电压来不及从采样电阻放电而累积的电荷，导致影响下一个通道的转换值；
   c.若ADC输入信号大约在0V到VREF+/2时，可交替转换该ADC输入通道和内部电压参考源，也可达到让采样电阻有足够时间充放电的效果，避免通道间干扰。若有内部VSSA通道，交替转换ADC输入通道和内部VSSA通道效果会更好且省时。因为让ADC采样电路放电到VSSA比起充放电到电压参考源可以更快。
6. ADC初始校准可以最大程度的减小零偏和增益误差，建议ADC使用前一定进行初始化校准。

阅读全文

xiaoshen-372360

感谢大佬的分享，学习了！

sumoon_yao

感谢大佬的分享！